RISC-V国际基金会首席架构师：RISC-V将为AI普及提供关键支撑

RISC-V已在嵌入式领域"根基稳固"——全球芯片出货量达上百亿颗，并正从处理器向更广泛场景延伸。其最令人瞩目的突破在于AI领域：RISC-V为AI加速器提供了开放、灵活的架构支持，成为推动AI算力民主化的关键力量。

7月17日，在第五届RISC-V中国峰会上，RISC-V国际基金会首席架构师、SiFive首席架构师、加州大学伯克利分校名誉教授Krste Asanovic以《团结的状态》（State of the Union）为主题发表演讲，系统阐述RISC-V作为开放标准指令集架构（ISA）的当前进展、技术优势及未来规划，强调其将在垂直领域与AI应用中发挥核心作用。

Krste Asanovic指出，"开放标准的RISC-V将成为未来主流ISA"，他强调，尽管不同领域落地时间存在差异，但RISC-V的简单、灵活、可扩展特性，使其应用范围远超其他ISA，能够通过组件组合满足多样化市场的定制化需求。

回顾RISC-V的发展历程，过去15年可分为三个阶段：

基础架构构建期（前10年）：从伯克利团队克服重重挑战推出RISC-V架构，到逐步构建基础架构、推动基础软件部署，RISC-V完成了从概念到落地的关键跨越；

垂直应用拓展期（近5年）：RISC-V在多个垂直领域实现应用，其"包罗万象"的特性（指令集简单灵活、扩展性强）被充分验证，成为跨领域创新的底层支撑。

他特别指出，RISC-V的成功不仅依赖单一组件，更需各领域组件协同，共同完善生态。

当前，RISC-V基础架构已普及，未来将重点聚焦垂直领域发展。Krste Asanovic透露了RISC-V的技术路线图：

RVA23：标准化配置的里程碑：2023年10月批准的RVA23（RISC-V配置文件）将成为未来几年ISA配置的标准化文件。其整合了虚拟监控等核心功能，并与Linux、安卓等生态系统合作，确保RISC-V在多处理器场景中的竞争力。硬件解决方案将于近期推出，标志着RISC-V技术落地的"万里长征第一步"。

RVA30：长期演进目标：暂定2030年发布的RVA30已进入早期研发阶段，社区将先高质量落地RVA23，再逐步过渡。期间会推出RVA23.1、RVA23.2等小版本，试点功能将融入RVA30的核心设计。

为更好支持垂直领域，RISC-V在多维度展开技术优化：

微控制器规范（RVM）：针对汽车等细分领域，制定开源微控制器标准（RVM），赋能汽车垂类生态，推动软件工具包对RISC-V微控制器的支持；

安全扩展功能：开发SPMP（第二层级内存保护）等安全特性，支持实时操作系统（S模式）、用户/保护模式，结合CHERI、轻量内存标记等技术，提升系统安全性；

长指令与可变长度设计：RISC-V从初期即支持可变长度指令（16位压缩指令节省代码空间），避免固定32位指令的编码空间限制。更长的指令有助于缩减代码规模、提升性能，并支持更多数据类型；

矩阵拓展倡议：为优化AI算力，提出四种矩阵拓展方法，涵盖矩阵/向量引擎、向量函数单元、载体及内存优化，旨在打造更稳定的运行时环境，保障AI工具与性能的高水平运行。

Krste Asanovic表示，RISC-V作为"非常重要的基础性组件"，已就位并运行良好，正加速进入各垂直领域。每个领域需集中精力构建生态、填补指令集或软件空白，同时保持整体设计的连贯性。

"RISC-V的简单、灵活、高效标准，让我们能更好地在全球范围内使用AI"，他强调，开放标准是RISC-V的核心优势，通过跨领域协作与技术创新，RISC-V将为全球算力发展与AI普及提供关键支撑。