【光电共封CPO】从摩尔极限到超构光学：台积电的超透镜技术深度剖析（上）

【湾芯展推荐】本文涉及的相关厂商：TSMC、Nvidia、Lumentum、Fabrinet、ASE、IMEC、VisEra

范式转移：光学设计的“像素化”革命

过去一个世纪以来，光学成像发展依赖于宏观尺度的物理规律：镜头面型的曲率，非球面系数和镜头间距的气隙调整、整体的镜头模组厚度以及材料折射率的细微变化，这些构成了传统透镜设计的“教科书”。近些年智能手机、AR/VR设备兴起需要镜头轻薄化的同时实现高分辨率与低像差成像，物理体积与重量成为硬性瓶颈。

正是基于工艺材料跟不上现实需求这一压力，超构透镜（Metalens）这一颠覆传统光学成像的技术悄然兴起--超构透镜并非对传统光学的渐进改良，而是一场从底层原理出发的范式革命。超构透镜的核心思想，是将光波的调控权从宏观几何结构让渡给亚波长尺度的人工微纳结构。其工作表面由密集排布的纳米柱（Nanopillars）、纳米鳍或纳米孔等“超原子”（meta-atoms）阵列构成，每个单元尺寸远小于工作波长（通常在百纳米量级），却能通过几何形状、取向、材料及排列方式精确调控透射或反射光的局部相位、振幅乃至偏振态。

如果将原来镜头成像比作“模拟电路”，目前的超构透镜则更像是“数字电路”，这种“像素化”的光学控制，使得厚度仅为微米级的平面透镜能够实现传统复杂镜头组的功能。近年来超构透镜已从原理验证快速迈向实用化突破，起初在哈佛大学Capasso团队引领下，研究者通过创新的“色散工程”策略，采用不同高度/材料的双层纳米柱，或引入共振耦合机制——成功实现了覆盖整个可见光谱（450–700 nm）的消色差聚焦，衍射效率在550 nm处超过90%。虽然在成像和大规模制造上还存在一定瓶颈，但是业界更关注的是其多功能集成的巨大潜力，无论是结合相变材料（如Ge₂Sb₂Te₅, GST）或液晶填充结构，还是日本和三星团队的基于纳米压印技术的晶圆级制造流程，都将超构透镜直接集成于目标芯片上。目前单片12寸晶圆可容纳数千乃至数万颗超构透镜，下图展示了一片晶圆上集成5,000颗超构透镜，每颗直径约1 mm；20,000倍放大图清晰呈现致密的纳米柱阵列。

台积电COUPE平台的降维打击

业界更多的是探讨台积电COUPE的芯片3D堆叠封装和CPO光电共封装，Metalens、2D光线阵列、PIC耦合器等技术讨论热度一般，但这些却是解决问题的一把把利刃。笔者有圈子同僚这样评价COUPE平台：台积电的这个COUPE平台就是电影角色达文西的“要你命-3000”，拥有CoWoS、RDL、GC、硅光、MetaLens，从架构、硅光、工艺和PDK生态：

• 二维光纤阵列的定位与公差补偿

• 光耦合元件优化（如超构透镜、微透镜阵列或二维光栅耦合器）

• PIC 侧光栅耦合器（GC）设计及对应 PDK 认证

• 封装与组装过程中的对准策略与可制造性

传统数据中心光纤直插构成的一维光纤阵列（1D FAU）已无法满足AI算力需求高密度互连，2D FAU阵列成为必然趋势，但是挑战也随之而来，在通道数的激增的情况下，该如何保证微小空间的耦合效率？尤其是通道数超过80个时，由于空间尺寸的限制，传统的传统微透镜阵列（MLA）与渐变折射率透镜（GRIN lens）往往无法提供足够的波前校正，难以同时实现高效率与低损耗。台积电定义下一代光学设计的核心----确保光束能在三维空间中完成准直、转向与聚焦并以最小损耗进入光子集成电路（PIC）。

超构透镜和超构表面材料不仅要考虑传统光学镜头折射率和阿贝数，还需要综合考量光学效率、光谱吸收特性、工艺成熟度、纳米结构可实现的深宽比、侧壁粗糙度容忍度，以及与CMOS和晶圆级光学（WLO）制造的兼容性，所以二氧化钛（TiO₂）是目前最主流的选择：折射率 n≈2.4，吸收极低，与玻璃基板兼容性好，适用于NIL或DUV光刻在大尺寸晶圆上复制高分辨率纳米柱阵列；氮化镓（GaN）凭借其宽禁带、高光学损伤阈值及与TiO₂相当的折射率，也成为高效可见光超构透镜的关键材料；然而GaN加工成本更高，需依赖MOCVD及特定衬底，更适用于高端光学或高功率激光应用。

像素级的深度进化：三层堆叠式CIS

在2025年的IEDM会议上，台积电向业界展示了其最尖端的0.43um像素尺寸的三层堆叠 CIS 技术，这种架构将光电二极管、像素晶体管和图像处理电路分布在三个独立的晶圆上，实现了史无前例的集成度。这一成果的意向意义也远不止于像素更小，更是CIS技术的堆叠式转变，图像传感器本来是一个单一芯片的工程问题，正在演变为涵盖光学设计、工艺制成、堆叠结构和纳米加工的系统级工程挑战。尤其是论文中展示的三层晶圆堆叠与双背深沟槽隔离（Dual-Backside DTI）实现的0.43 μm像素的四光电二极管（QPD），是业界首款具备实测功能的亚0.5 μm像素设计。

随着感光芯片的像素尺寸亚微米级，传统光学串扰抑制技术——如金属栅格、彩色滤光片与单侧DTI——已显不足。尤其在大入射角下，光泄漏问题十分严重，色彩保真和空间分辨率严重劣化。台积电则开发了三项技术予以应对：

• 三层晶圆堆叠：分离光电二极管、逻辑电路与金属布线层，实现深结光电二极管并最小化光干扰；

• 双背DTI：在光电二极管层上下两侧均设置垂直深沟槽隔离，实现近完全光学限制；

• 像素级优化光学堆叠：定制化彩色滤光片、微透镜与平坦化层，最大化QE与角度响应性能。

论文实测结果显示，其绿光QE达22%，RGB三通道串扰均控制在3%以下（入射角在±20°下依旧保持稳定），并且融合了CMOS-光学QPD+NLP+DoubleDTI的混合协同设计。不少业内人士指出，该项技术可以做到像素即系统，每个单一像素点都可以演变为一个微型光学模组。CIS从前照式（FSI）依靠金属光屏蔽层与浅沟槽隔离（STI）抑制串扰，到如今背照式（BSI）引入深沟槽隔离（DTI）抑制侧向光串扰，再到如今3D堆叠CIS时代，光电二极管层（PD）+ 逻辑层 + 金属布线层实现光电解耦获得深结光电二极管、高转换增益、超低噪声及超高速全局快门等优势特性。台积电也对未来光学进行了展望-混合CIS时代，融合超构透镜+NLP+QDPD等协同式混合设计，实现在微缩尺度下的高QE、低串扰和全光谱特性。