告别分立：CHIP LAN如何让以太网接口面积缩小60%

在物联网终端、便携式设备、网络摄像头、工业传感器等空间受限的应用中，传统的分立式网络变压器与共模电感方案已成为小型化的瓶颈。CHIP LAN（片式网络变压器/共模电感集成器件）将变压器、共模电感、甚至电容集成于单个表贴封装中，使以太网接口占板面积缩小60%以上，同时简化BOM和设计。本文深入解析CHIP LAN的技术优势、选型要点及典型应用，并展示沃虎电子WHLC/WHLT系列如何助力工程师实现紧凑型以太网设计。

一、分立方案 vs CHIP LAN：面积与BOM对比

传统千兆以太网接口的磁性元件方案通常包括：一个网络变压器（SMD封装，约12×10mm）、两个共模电感（各约5×5mm）以及若干电容，总占板面积约200mm²。而沃虎CHIP LAN方案，如WHLT-4532B-201MGF尺寸仅4.5×3.2mm，集成变压器+共模电感，面积约15mm²，仅为分立方案的7.5%；即使加上外部电容，总面积仍减少60%以上。同时BOM数量从5~8个降至1~2个，显著降低贴片成本和采购管理难度。

二、CHIP LAN的两大技术路线：WHLC与WHLT

沃虎电子提供两种CHIP LAN方案，满足不同集成需求：

WHLC系列（电容+共模电感）： 集成高压电容和共模电感，适用于100/1000BASE-T，外部只需再加网络变压器。典型如WHLC-2012A-900T0（2.0×1.2mm，90Ω阻抗），可将分立共模电感+电容替换为单个器件，节省空间约40%。

WHLT系列（变压器+共模电感）： 集成网络变压器和共模电感，适用于1000BASE-T、2.5G/5G/10G，支持PoE。如WHLT-4532B-201MGF（千兆PoE AF）、WHLT-5335A-121MMB（10G PoE BT），是高度集成设计的首选。

三、核心选型参数与匹配技巧

1. 阻抗与电感量

WHLC系列选择阻抗（100MHz下）：90Ω~1200Ω。阻抗越高，共模抑制越强，但可能增加插入损耗。一般消费电子选90~180Ω，工业环境选260~600Ω，高EMC要求选800~1200Ω。WHLT系列关注电感量（偏置下），如WHLT-4532B-201MGF为200μH@8mA，WHLT-3532A-121MMF为120μH@10.5mA，需匹配PHY芯片要求。

2. PoE支持等级

WHLT系列明确标注PoE能力：AF（350mA）、AT（720mA）、BT（900mA以上）。选型时需与PD或PSE功率匹配，如WHLT-4532B-151MQT支持PoE AT，适用于30W设备。

3. 封装尺寸

超小尺寸：2012（2.0×1.2mm）适用于可穿戴、传感器节点；中等尺寸：4532（4.5×3.2mm）适用于IPC、模块；大尺寸：5335（5.3×3.5mm）适用于工业交换机、PoE++设备。

四、实战案例：小型化IPC以太网接口设计

需求： 一款网络摄像头，需要千兆以太网+PoE+供电，PCB空间极有限（以太网接口区域仅10×15mm）。

传统方案无法实现： 分立变压器（12×10mm）加上共模电感已超尺寸。

沃虎CHIP LAN方案： 选用WHLT-4532B-201MGF（4.5×3.2mm），集成变压器+共模电感，支持PoE AF（15.4W）。外加两个电容（0805封装）和RJ45连接器，以太网部分总面积约90mm²，满足空间要求。

结果： 产品顺利量产，EMC测试通过，设计周期缩短2周。

五、PCB布局与EMC优化建议

差分走线： PHY到CHIP LAN的差分对保持100Ω阻抗，等长≤5mil，尽量短。

接地： CHIP LAN下方避免铺铜，以减少寄生电容；其接地引脚直接连接到信号地平面。

PoE走线： 若使用PoE功能，中心抽头走线应加宽（≥0.5mm），并靠近放置去耦电容。

EMI抑制： 即使CHIP LAN内部已集成CMC，仍建议在RJ45侧增加BOB Smith电路（75Ω+1nF/2kV），以应对浪涌和辐射。

六、沃虎电子CHIP LAN产品快速选型表

七、常见问题与调试技巧

问题：插入损耗过大，眼图闭合

检查PHY驱动电流设置是否匹配CHIP LAN的输入阻抗；尝试降低共模阻抗选型（如从800Ω降至360Ω）。

问题：PoE供电时通信不稳定

确认变压器电流能力是否足够；检查中心抽头电容是否靠近器件；增加输出电容。

问题：EMI测试超标

增加RJ45侧BOB Smith电路；优化差分线等长和阻抗；尝试更高共模阻抗型号。