光模块单日成交438亿，但拖累光通信系统的，往往不是带宽

6月3日，光模块龙头单日成交438亿元，股价创出历史新高。

与此同时，苏州部分光纤产线已经满负荷运转，订单排到2027年。一季度产出同比增长35%，海外发货占比达到35%。

这些信号都在说明同一件事：AI算力建设还在持续加速。数据中心、GPU集群、高速网络都在追求更高带宽和更大吞吐量。

但投资人关注的是增长曲线，工程师关注的却是另一个问题：链路越来越快，系统还能不能保持同步？

带宽在升级，时钟源遇到压力

很多人以为，决定光模块性能的是激光器、DSP或者交换芯片，这些当然重要。

但当速率从100G提升到400G、800G，甚至1.6T之后，真正开始承受压力的往往是参考时钟。高速链路中，发送端和接收端必须按照同一个节拍工作。

一旦时钟抖动过大、相位噪声超标，结果就是眼图恶化、误码率上升，链路频繁重训练。

曾经有客户在400G模块测试阶段遇到过问题，硬件检查，PCB检查，电源也检查，眼图始终达不到要求。

最后发现问题出在参考时钟，更换低抖动差分晶振后，链路指标恢复正常。

对于高速SerDes来说，晶振早已不是简单的配套器件，而是影响链路稳定性的关键环节。

以150MHz差分时钟方案为例，其输出经过锁相环倍频后，可为高速SerDes提供稳定参考时钟，因此被广泛应用于光模块、高速通信线缆、交换机及服务器平台。

SJK晶科鑫目前量产应用的150MHz差分晶振采用7050封装和6Pin设计。相比单纯追求小型化，7050封装在频率稳定性和抗应力能力方面更具优势；6Pin结构则支持时钟使能控制，可在部分场景下降低系统功耗。

在100G时代，很多晶振都能满足需求。但到了800G、1.6T时代，工程师更关注的是相位噪声、抖动指标以及长期稳定性。

带宽越高，留给时钟误差的空间就越小。

问题不只是光模块

类似的挑战同样出现在AI服务器上，过去一块主板可能只有CPU和少量外围器件。

如今服务器平台上同时存在CPU、GPU、HBM、PCIe交换芯片、网卡以及各种加速器。

这些模块都需要统一的时钟基准，主时钟输出后，要经过缓冲、分频、扇出，再分配到不同功能模块。每经过一级链路，抖动都可能累积。

每增加一个负载，时钟完整性都会受到影响。

因此很多资深硬件工程师都有一个共识：

当系统复杂到一定程度以后，时钟树设计的难度并不亚于电源设计。

最终决定系统稳定性的，往往不是最昂贵的算力芯片，而是这些容易被忽视的底层时序基础设施。

供应链风险正在被放大

随着AI基础设施建设持续升温，GPU、交换机和光模块成为市场关注焦点。

但真正经历过量产的人都知道，最容易拖慢项目进度的，很多时候反而是基础器件。

尤其是高速通信领域使用的差分晶振、时钟芯片和时钟缓冲器。

去年就有光通信客户因为进口品牌差分晶振断供，项目停滞两个月。切换国产方案后，又花了三个月重新验证。

前后五个月时间被直接消耗掉，随着行业需求持续增长，这类问题并非个例。

很多项目进入试产阶段才发现，关键时钟器件交期已经超过20周，甚至无法保证产能。

相比处理器升级带来的性能提升，时钟方案一旦调整，往往需要整个平台重新验证。

代价远比表面看到的更高。

往往影响系统上限的，往往不是最贵的芯片

光模块股价创新高，光纤订单排到2027年，AI服务器持续扩容，这些都是行业正在发生的事实。

但对于硬件工程师来说，还有另一个同样重要的事实：系统跑得快，从来不只是带宽的问题。

还取决于整个系统能否在同一个节拍下稳定运行。当所有人都在讨论800G、1.6T和AI算力的时候，那些隐藏在PCB角落里的参考时钟，正在决定链路是否稳定、服务器是否可靠，以及算力能否真正释放出来。

很多时候，真正限制系统上限的，并不是昂贵的芯片。

而是容易被忽视的那颗时钟源。