ISSW 2026 论文集：从 SPAD 器件到系统应用（含下载方法）

ISSW 2026 是 The International SPAD Sensor Workshop 的第五届会议，关注单光子雪崩二极管（SPAD）传感器的研究、建模、设计、制造与表征，并覆盖 SPAD 成像器和相关应用。

会议于 2026 年 6 月 1-4 日在韩国首尔延世大学举行，主线是器件、架构与应用。

从征稿范围看，ISSW 2026 不只讨论单个 SPAD 像素，而是涵盖了 CMOS/兼容工艺、SiPM、III-V 与 Ge-on-Si、淬灭与前端电路、TDC、智能数据处理，以及 ToF/LiDAR、时间分辨成像、低光成像、量子成像、量子随机数和量子通信等应用。

本文简要介绍一下前15篇有 proceedings 正文的论文。完整论文集（139页，88MB）下载链接，放在了雪岭读书会知识星球，感兴趣老师见文末。

R1.02

Optimization of Dual Epitaxial Process with full-BDTI using Quadruple Microlens for BSI 10 μm Charge Focusing NP-type SPAD

✍DB HiTek corp., Eumseong-gun, Republic of Korea

论文围绕 940nm 近红外探测做器件优化，采用双外延工艺、full-BDTI 和四重微透镜，构建 10 μm pitch 的背照式 charge focusing NP-type SPAD。通过增加外延层厚度并把电荷聚焦电场扩展到 7 μm，器件在 940 nm 达到 30.3% PDE，DCR 为 0.32 cps/μm²，工艺平台为 DB HiTek 90 nm CIS。

这套结构已经被实验验证，后续还会尝试多外延生长，以继续提升 PDE 并改善抖动等指标。

R1.03

SPAD Innovations for Sensitivity Enhancement and Pixel Scaling

✍延世大学

这篇论文重点讨论 SPAD 在高灵敏度和像素缩小之间的基本权衡。作者综述了三条改进路线：1）DAR SPAD 通过掺杂优化扩展有效雪崩倍增区，在不改版图的情况下提高 PDP；2）U-SPAD 通过 U 形 p-i-n 结构引入双倍增区，改善载流子收集和光谱响应；3）L-SPAD 则用横向 p-i-n 结构减少 guard ring 对缩小像素的限制。

作者认为，SPAD 性能越来越受 AMR 工程和器件几何共同支配，规模化高灵敏度方案需要把这两类因素一起优化。

R1.04

Development of BSI 10/7.5/5 μm-Pitch SPAD Sensors with High PDE, Low DCR and Jitter

✍VisionICs Microelectronics Technology Ltd.

论文对 10/7.5/5 μm 三种背照式 SPAD 像素的系统优化。作者在 300 mm CMOS 平台上把 55 nm BSI SPAD 工艺与 40 nm Logic 工艺堆叠起来，并结合 charge focus、前后侧衍射结构、片上微透镜和 full DTI，分别得到 25.6%/20.8%/14.8% 的 940 nm PDE，以及 0.09/0.125/0.223 cps/μm² 的 DCR 和 180/180/170 ps 的 jitter。

经过验证，三种像素都达到了设计目标。并且作者特别强调，要在继续提高 PDE 的同时，把 DCR 和 jitter 压住，说明这条路线更适合面向汽车 LiDAR 等应用继续延伸。

R1.05

Front-Side Illuminated SPAD with Enhanced Near-Infrared Sensitivity via STI Gratings and Doping Optimization

✍GlobalFoundries 与南洋理工

这篇论文目标是把前照式硅 SPAD 的近红外能力拉上来。作者通过掺杂曲线优化和不同 STI grating 结构的比较，在 2 V excess bias 下实现约 57% 的 800 nm median PDP 和 12.9% 的 940 nm median PDP，击穿电压为 21.4 V，说明 FSI 也能在近红外探测中做出有竞争力的结果。

作者把这个方案定义为一种高性能、低成本的 BSI 替代路线，但也明确指出 grating 会带来更高 DCR，推测与表面态有关，后续需要靠更好的表面钝化去压制。

R2.02

A Compact Front-Side-Illuminated 48×32 Pixel dToF Sensor with Segmented Illumination and Integrated Dual-Core Histogram Processing

✍ams OSRAM

论文展示了一款紧凑型多区 dToF 传感器，像素规模 48×32，最高可覆盖 1536 个深度点，对角视场 80°，面向手机自动对焦 ROI 和工业场景。该传感器在 32×32 模式下，室内 18%/90% 目标的最大距离为 2.3 m/4.7 m，8×8 模式下在 30 Hz 时可达 5.9 m/8 m，最小距离 1 cm，距离分辨率 0.25 mm，整机封装尺寸为 5.7 mm × 2.9 mm × 1.5 mm。

作者认为，把读出逻辑移出焦平面并结合分区照明，能提升 fill factor 和 PDE，同时保持多目标识别、精确测距和对半透明遮挡后的聚焦能力。

R2.03

A 3D-stacked 288×64 InGaAs/InP Gated SPAD Array with Coincidence for SWIR Imaging

✍EPFL, Neuchatel, Switzerland; National Research Council (NRC) of Canada, Ottowa, Ontario, Canada

这篇论文把 SPAD 阵列推进到 SWIR dToF 感知，提出 288×64 InGaAs/InP gated SPAD array，并与 110 nm CMOS ROIC 混合集成。读出架构包含 per-pixel gating、binary memory 和 coincidence processing，用更低复杂度的方式抑制大尺寸 InGaAs 阵列噪声。

作者在室温下完成了阵列功能验证、击穿电压映射和 SWIR 强度成像。当前成果证明阵列已经跑通，但后续还要继续提升 hybridization uniformity，并补上 PDE 与深度成像演示。

R3.01

Wafer-Level DCR Estimation by I-V Characteristics for CMOS SPAD Development

✍Samsung Japan Corporation, Yokohama, Japan; Samsung Electronics, Hwaseong, South Korea

这篇论文解决的是 SPAD 工艺开发中的晶圆级 DCR 快速评估问题。作者提出 gated-IV DCR estimation：周期性偏置 SPAD 阴极，并用标准 wafer-probe 设备测量平均阳极电流；该电流包含与雪崩发生率成比例的确定性分量，因此可以从简单 I-V 扫描估算 DCR，而不必先搭建专用计数电路。

门控电流确实能够忠实代表 DCR，且与直接测量高度一致，所以这套方法足以用于 SPAD 工艺开发中的在线监控，甚至可以扩展到更简单的双端器件。

R3.02

State transition of Dark Count Rate in 3D stacked SPAD under HTOL stress condition

✍INL 与 STMicroelectronics

这篇论文研究 3D stacked BSI SPAD 在 HTOL 应力下的 DCR 老化机制。作者比较了不同 guard ring 架构，在 excess bias、温度和照明等条件下记录 DCR 漂移，发现 Pring/Pwell overlap 越大，发生漂移的像素越多；而一旦漂移发生，DCR 变化更像状态突变，而不是连续退化。

大的 Pring/Pwell overlap 会恶化 DCR 和老化表现，而且 DCR 漂移甚至可以在低于 VBD 的应力下出现，这说明主导退化机制未必是雪崩本身，而更可能与电流和局部电场有关。

R5.02

Reconfigurable 3D-stacked BSI SPAD sensor with bottom-tier embedded FPGA fabric for 3D/2D vision

✍EPFL 和 STMicroelectronics

这篇论文提出把 3D-stacked BSI SPAD 与底层 embedded FPGA fabric 结合的可重构传感器。阵列规模为 64×64，读出逻辑和数据格式可在 macropixel 粒度上编程，支持 timestamping、photon counting 或像素逻辑组合，并能在运行中重配，面向量子成像、LiDAR 和生物医学成像等不同模式。

该方案实现的 SPAD breakdown voltage 约为 19 V，DCR 可在 8 cps 到 400 cps 之间变化，TDC 阵列的 LSB 约为 78 ps。作者认为这是一条可重构的 2D/3D vision 平台，而不是单一用途的阵列。

R7.02

Histogram Methods for Sparse Depth Completion

✍爱丁堡大学和 Sony Europe Technology Development Centre

这篇论文讨论 SPAD dToF 相机在低功耗移动设备中的稀疏深度补全。为了降低功耗，一些 dToF 系统采用点阵照明而不是 flood illumination，但这会只得到稀疏深度点。作者指出，histogram 数据比单个深度点包含更多时域信息，因此把 sparse histogram data 输入深度补全网络，能比 sparse depth points 得到更高重建精度。

稀疏 histogram 不仅提升预测精度，还能让更小的 CNN 达到接近更大模型的表现。作者也把 RGB-guided edge-aware sparse sampling 作为下一步要继续验证的方向。

R7.04

FPGA implementation of a data compression algorithm for SPAD-based dToF LiDAR systems

✍FBK 和特伦托大学

这篇论文重点讨论了 SPAD dToF LiDAR 的数据链路压缩。SPAD 的单光子灵敏度和高时间分辨率会产生远超实时处理能力的事件流，作者因此实现了一套面向硬件的数据压缩算法，并在 FPGA 上完成验证。实验表明，在模拟数据上可达到 93% 的压缩率，同时保持距离、精度和精密度的可接受变化。

这套 DCA 已经可以在 Xilinx Artix-7 FPGA 上实现，说明 SPAD LiDAR 的关键瓶颈正在从探测本身转向片上筛选、压缩和实时处理。

R8.02

A Single Photon PUF camera

✍FBK、特伦托大学和 KU Leuven

这篇论文把 SPAD 相机用于硬件安全中的 PUF。作者利用 36×40 像素阵列里的暗计数非均匀性和缺陷差异生成唯一指纹，可提取 128 bit response，并在不同芯片和工作温度下评估 intra-distance 和 inter-distance。

结果显示，剔除有问题的像素后，intra-distance 明显改善，但 inter-distance 仍未完全贴近理想值 0.5。这意味着这条路线能做 PUF，但仍然非常依赖器件筛选、温度条件和 enrollment 策略。

R8.03

Bandwidth-Efficient Single-Photon Computational Imaging via Sketched Signal Compression

✍爱丁堡大学

这篇论文讨论 single-photon computational imaging 的压缩路径。作者提出 wide-field LiDAR 系统，使用 sketched single-photon signal compression，把 SPAD sensor-to-PC 的带宽降低 1024×，同时保持相对完整 histogram 的 center-of-mass 算法所需的高保真。室内和室外测量表明该系统可以实时成像，且该方法还能迁移到 FLIM 数据。

这种 sketch-based 方法在单指数和双指数衰减上都能取得高精度重建，因而适合继续向 FPGA 在线处理和集成式 wide-field FLIM 推进。

R9.02

Preliminary Study of Continuous Widefield Dynamic Light Scattering Imaging Using a Large-array On-chip Temporal Autocorrelation SPAD Imager

✍爱丁堡大学

这篇论文把 SPAD 阵列用于连续宽场动态光散射成像（DLSI）。DLSI 通过计算时间 speckle autocorrelation 映射流动相关动力学，但通常需要高速采样和大数据吞吐。作者使用带片上 temporal autocorrelation 的大阵列 SPAD imager，把计算前移到芯片内，并在 phantom 和 in vivo 实验中展示 12.9 fps 的空间分辨 flow-contrast imaging。

这是近视频速率 widefield g2(τ) 成像的首次验证和活体演示，虽然当前实现仍用了简化散射模型和未优化光学，但已经说明这是一条可扩展、低延迟的生物医学和神经科学平台路线。

R9.03

Scalable Gbps Quantum Random Number Generation via CMOS SPAD array

✍Heriot-Watt University 和 STMicroelectronics

这篇论文研究 QRNG 的低成本规模化。作者认为量子通信需要高效、稳健、低成本的随机数源，因此提出基于 consumer-grade CMOS SPAD array 的 compact QRNG，并采用 attenuated pulse generation 和 multiplexing，把生成速率推到 Gbps 量级，同时简化系统设置。

这种架构在毫米级封装内就有望达到 Gbps 速率，而且成本显著低于现有商业方案；但作者也明确说，温度范围、长期稳定性和安全工作边界还需要继续优化。

论文集收录在雪岭读书会，该活动仅收集『高质量』参考资料。

欢迎加入：

个人观点，未必准确，欢迎讨论。

我是雪岭，研究感知、控制和人工智能的技术、产品和应用，欢迎交流。

联系雪岭和全集索引请参考：https://dcn7get8fskg.feishu.cn/wiki/CCMpwjC0EiBIw2kFr7uc84qHneb