【黑金云课堂】FPGA技术教程Vitis开发：SD卡WAV文件读取音频播放实验

一、实验概述与技术基础

本实验基于 FPGA 纯硬件逻辑实现无操作系统的简易音乐播放器，通过 SPI 接口读取 SD 卡数据，以裸扇区搜索方式定位 WAV 音频文件，最终驱动 WM8731 音频编解码芯片完成实时播放。方案具备纯硬件实现、低资源消耗、高实时响应的核心特点。

1. 核心技术原理

（1）SD 卡 SPI 通信

采用 SPI 四线模式（CS 片选、CLK 时钟、MOSI 主发从收、MISO 主收从发），扇区为最小读写单位，标准单扇区容量 512 字节。

初始化指令流程：

CMD0 → 复位进入 SPI 模式

CMD8 → 检测电压范围

CMD55 + ACMD41 → 循环激活卡

单扇区读取：

使用 CMD17 指令

匹配 0xFE 数据令牌后，依次接收 512 字节数据载荷与 2 字节 CRC 校验码

（2）WAV 音频文件格式

基于 RIFF 资源交换文件规范，采用块结构组织，核心包含：

RIFF 标识块

fmt 参数块

data 音频数据块

标准文件头共 44 字节。本实验适配标准：48kHz 采样率、16bit 位宽、双声道立体声 PCM 格式。

（3）I2S 音频接口协议

三线制数字音频传输标准，包含三类核心信号：

BCLK：位时钟（每位数据对应一个时钟脉冲）

LRCLK：帧时钟（频率等于采样率，区分左右声道）

SDATA：串行音频数据

传输规则：

数据 MSB（最高有效位）优先发送

LRCLK 下降沿对应左声道起始

数据在 BCLK 下降沿更新、上升沿采样

本实验中 FPGA 作为主设备提供时钟，WM8731 为从设备。

（4）WM8731 音频编解码芯片

集成高性能 ADC 与 DAC 的立体声 Codec，内置耳机驱动放大器；支持 8kHz-96kHz 采样率、16-32bit 位宽；通过 I2C 接口完成寄存器配置，实现音量、通路、采样参数的控制。

二、系统架构与核心模块设计

系统整体数据流

SD 卡存储介质 → SD 卡 SPI 控制器 → WAV 文件解析模块 → 位宽转换异步 FIFO → 音频播放引擎 → WM8731 编解码芯片 → 音频输出

配套 I2C 配置、按键交互控制、时钟与复位三大辅助模块。

1. 核心功能模块

（1）SD 卡控制器

通过 7 状态机严格控制 SPI 通信时序，状态流转为：

IDLE（空闲） → SEND_CMD（发指令） → WAIT_RESP（等响应） → WAIT_TOKEN（等数据令牌） → RECV_DATA（接收数据） → RECV_CRC（接收校验） → DONE（完成）

核心功能：

完成 SD 卡上电初始化

单扇区数据读取

CRC 数据校验，保障传输可靠性

（2）wav_read 解析模块

文件搜索：以 8 个扇区（4KB，对应 FAT32 单簇大小）为步长遍历 SD 卡，匹配 “RIFF” 特征码快速定位 WAV 文件起始位置，大幅提升搜索效率。

数据过滤：通过字节计数器剔除文件头元数据，仅将有效 PCM 音频数据写入后续缓存。

流量控制：实时检测 FIFO 剩余空间，仅当剩余空间 ≥ 512 字节时发起新一轮读请求，避免缓存溢出。

状态机设计：包含空闲、文件搜索、缓存等待、播放、结束 5 种工作状态，任意状态下出现校验错误、超时或强制中断时，立即复位至空闲态，保障系统鲁棒性。

（3）位宽转换异步 FIFO

核心作用：实现 8bit SD 卡读取数据到 32bit 并行音频数据的位宽适配，同时作为弹性缓冲平滑 SD 卡突发读取与音频恒定采样的速率差，防止数据断流。

关键设计：

深度 1024，读写位宽非对称（8bit 写、32bit 读）

采用格雷码编码 + 两级寄存器打拍处理跨时钟域亚稳态问题

通过空 / 满标志位实现双向流量控制

（4）音频播放模块

基于 12.288MHz 系统主时钟分频生成标准 BCLK 与 LRCLK 时钟

将左、右声道各 16bit 数据高位对齐打包为 32bit 并行数据

通过移位寄存器转为串行 I2S 格式输出，严格遵循 MSB 优先传输与时序对齐要求

（5）I2C 配置模块

系统上电复位后，作为 I2C 主设备自动向 WM8731 芯片写入寄存器参数，完成音量增益、音频通路选择、采样率配置、I2S 接口格式设置的标准化初始化。

2. 时钟与复位设计

多时钟域划分：50MHz 系统主时钟、SPI 独立通信时钟、12.288MHz 音频主时钟，均通过 FPGA 内部 PLL/MMCM 生成，优化时钟抖动，提升接口稳定性。

复位方案：采用 “异步复位、同步释放” 标准设计消除亚稳态；构建全局复位 + 模块局部复位的分层架构，避免单点故障导致整体宕机。

跨域处理：

单比特控制信号 → 双触发器同步

多比特数据 → 异步 FIFO 隔离

地址信号 → 格雷码编码，保障跨时钟域数据传输完整

三、实验操作与问题排查

1. 实验环境准备

硬件清单：

ALINX AX7102 FPGA 开发板

WM8731 音频编解码模块

容量 ≥ 4GB 的 SDHC/SDXC 卡

3.5mm 耳机 / 音箱

USB Blaster 下载器

12V 稳压电源适配器

软件工具：

Xilinx Vivado 开发环境（代码编写、综合、烧录）

串口调试工具

SD 卡格式化工具

2. 标准操作流程

（1）SD 卡配置

⚠️ 注意：严禁带电插拔 SD 卡，所有操作需在断电状态下进行。

将 SD 卡格式化为 FAT32 文件系统，分配单元大小设置为 4096 字节

将符合 48kHz / 16bit / 立体声 参数的 WAV 文件直接拷贝至 SD 卡根目录

格式化后立即拷贝文件可避免磁盘碎片化，保障读取流畅

（2）硬件连接

遵循 “先外设、后电源” 的上电原则：

依次插入 SD 卡

连接音频模块与输出耳机

接好 JTAG 下载器

最后接通电源

上电后观察电源指示灯常亮、状态指示灯闪烁为正常初始状态。

（3）程序下载与调试

在 Vivado 中完成 RTL 综合、布局布线，生成比特流文件

通过 JTAG 接口下载至 FPGA 内部 SRAM 用于调试，也可固化至 SPI Flash 实现上电自启动

可借助 SignalTap 内嵌逻辑分析仪，实时抓取 SPI 通信时序、FIFO 读写指针、I2S 输出信号、状态机跳转波形，快速定位逻辑问题

（4）运行与控制

上电等待系统初始化完成后，按下 KEY2 按键启动文件搜索

搜索结束后系统自动进入播放状态

播放过程中短按 KEY2 可切换暂停 / 继续

LED 状态指示：

3. 常见问题排查表

调试核心原则

优先排查时钟稳定性，其次验证总线状态机逻辑，最后校验原始音频数据流。

💡 完整视频讲解可前往 ALINX 视频号进行直播回看

更多细节欢迎关注我们黑金云课堂全年免费直播课， 黑金云课堂七月直播日历 我们将在每周二、三、四，同步推进 Verilog开发、Vitis开发、Linux开发三大系列，带你从零开始，稳扎稳打掌握 FPGA 开发全流程！