芯耀
与非AI
92
图1｜双通道 DDR3 PCB 全局布局，红框标出信号链路末端区域
DDR 训练失败、系统偶发卡死、地址命令不稳定……遇到这类问题，很多工程师第一反应是怀疑芯片、时序或电源。可在菊花链拓扑中，真正把信号“搅乱”的，有时只是末端少了一颗匹配电阻。
同一块板、同一根地址线，只改变“是否加终端电阻”，眼图会发生什么变化？下面用一个双通道 DDR3 一拖 8 的仿真案例，把差别讲清楚。
先说结论：在本案例中，加入 39Ω 终端匹配电阻后，眼图明显打开；去掉电阻后，眼宽和眼高迅速变窄，整体信号质量不合格。
01｜终端电阻，到底在解决什么问题？
高速信号沿 PCB 走线传播时，走线已经不能只当作普通导线，而要视为传输线。一旦信号遇到阻抗不连续，就会产生反射，效果很像声音碰到墙壁后形成“回声”。
反射波与原始信号叠加后，会带来过冲、下冲、边沿抖动。情况严重时，眼宽和眼高都会被压缩，接收端就很难稳定判断高低电平。
终端匹配电阻的核心作用，就是在信号末端提供合适的阻抗，让反射能量被吸收，而不是继续在线路两端来回折返。
图2｜信号末端的 39Ω 终端匹配电阻 RN1106
02｜测试条件：一根 A3 地址线，做两组对比
本次案例采用双通道 DDR3 一拖 8 正反贴菊花链拓扑。信号从驱动端 U21 出发，依次经过 8 颗 DDR 颗粒，最终到达线路末端。
仿真对象：地址线 A3；仿真软件：SigXplorer；激励频率：533MHz。
判断信号质量主要看眼图：眼睛张得越开，说明有效采样窗口越大，信号越稳定。
图3｜DDR3 一拖 8 菊花链拓扑：信号从 U21 依次经过各颗粒，末端接终端电阻
03｜加上终端电阻：眼图明显“打开”
先看加了终端电阻的结果。眼图开口较为清晰，眼宽和眼高都能保持，信号没有跌破关键阈值 VIH（高电平输入电压）和 VIL（低电平输入电压），整体处于有效状态。
图4｜加终端电阻后的 A3 地址线眼图：开口清晰，采样窗口完整
不同颗粒位置仍会存在差异。
靠近驱动端的 U5、U14 信号更干净，过冲和下冲不明显；靠近线路末端的颗粒波形波动更大，但仍处于合格范围。
图5｜加终端电阻时不同位置颗粒的波形差异：远端波动更明显，但整体仍可用
04｜去掉终端电阻：眼图迅速“糊掉”
再把终端电阻去掉，差距立刻显现。整体眼宽和眼高明显变窄，信号在 VIH 与 VIL 之间的有效保持时间很短，接收端可用的采样窗口被大幅压缩。
图6｜不加终端电阻后的整体眼图：开口收窄，边沿杂乱
更容易让人误判的是：靠近驱动端的颗粒反而最乱，眼图几乎糊成一团；最远端颗粒的眼图看起来相对清楚一些，但仍伴随明显的过冲和下冲，整体依然不合格。
图7｜不加终端电阻时，近端波形受到多次反射叠加，眼图明显恶化
05｜为什么近端反而更差？
原因并不复杂：没有终端吸收反射后，信号会在线路两端反复折返。靠近驱动端的位置同时受到多次反射叠加，因此干扰更严重。
远端看起来“稍好”，并不代表链路已经可靠，只是不同位置的反射叠加程度不同。只要眼图裕量不足，系统稳定性仍然无法保证。
关键理解：终端电阻不是在“修饰波形”，而是在改变传输线末端的边界条件。匹配得当时，信号到达末端后不再大幅反弹；没有匹配时，反射波不断叠加，眼图自然越来越差。
06｜一眼看懂：加与不加，差别在哪里？
眼图开口：加终端电阻 → 眼宽、眼高较清晰；不加 → 明显变窄，局部混乱
阈值裕量：加终端电阻 → 整体保持在有效范围；不加 → 有效保持时间很短
位置差异：加终端电阻 → 近端较好，远端略差；不加 → 近端受到反射干扰更严重
最终判断：加终端电阻 → 本案例中信号可用；不加 → 整体信号质量不合格
07｜结论：该加的电阻要加，但阻值不能照抄
从这个仿真案例可以直接看出：在 DDR3 菊花链拓扑中，末端缺少匹配电阻，会使反射显著加重，眼图质量严重恶化；加入合适的终端电阻后，信号完整性明显改善。
工程提醒：39Ω只是本案例的配置，并不是所有 DDR 设计都能直接套用。终端阻值必须与实际传输线阻抗相匹配，才能获得更好的反射抑制效果。
真正可靠的做法，不是“凭经验随便加一颗”，而是结合具体拓扑和走线阻抗进行仿真，再用眼图确认裕量。对高速数字设计而言，终端匹配往往不是可有可无的优化项，而是决定链路能否稳定工作的关键环节。
你在 DDR 调试中遇到过“近端比远端更差”的情况吗？欢迎留言交流。
声明：本文凡亿教育原创文章，转载请注明来源！投稿/招聘/广告/课程合作/资源置换 请加微信：13237418207
