HBM 为什么这么难做？真正的核心工艺，不只是“把 DRAM 叠起来”

HBM 为什么这么难做？真正的核心工艺，不只是“把 DRAM 叠起来”

AI 芯片火了之后，HBM 也从一个相对小众的存储产品，变成了半导体产业链里的核心环节。

很多人对 HBM 的第一印象是：

把很多颗 DRAM 堆在一起，就变成了 HBM。

这句话不能说错，但只说对了一半。

HBM 真正难的地方，不只是“堆叠”，而是要让多层 DRAM 在很小的空间里，实现高密度垂直互连、高带宽传输、低功耗，同时还要解决良率、散热和封装可靠性。

如果把 HBM 的制造过程拆开看，核心其实可以归纳成几个关键词：

DRAM、TSV、减薄、键合、堆叠、先进封装。

一、第一步：先造出高性能 DRAM Die

HBM 的本质仍然是 DRAM。

所以第一步，和普通 DRAM 类似，要先在晶圆上制造大量存储单元。

区别在于，HBM 并不是简单把普通 DRAM 芯片拿来堆。

因为后面还需要做垂直连接，所以 HBM Die 从设计阶段就要考虑：

TSV 的位置上下层芯片的互连电源网络信号完整性热设计测试和冗余

可以把普通 DRAM 理解成一栋“平房”，数据主要从芯片边缘进出。

而 HBM 更像一栋“高层建筑”，不仅要横向布线，还要提前预留大量“电梯井”。

这些“电梯井”，就是 TSV。

二、TSV：HBM 最关键的核心工艺之一

TSV，全称 Through-Silicon Via，硅通孔。

这是理解 HBM 最重要的一项技术。

传统芯片之间传输数据，通常要通过封装基板上的线路绕一圈。

而 TSV 的思路是：

直接在硅片上打出垂直通孔，让电信号从芯片正面穿到背面。

于是多层 DRAM 堆在一起后，数据就可以直接上下传输。

可以简单理解成：

text

传统封装：

芯片 A
   ↓
封装基板
   ↓
芯片 B


HBM：

DRAM
 │
TSV
 │
DRAM
 │
TSV
 │
DRAM

路径更短，也可以一次布置非常多的连接。

这正是 HBM 能做到超宽接口的基础。

TSV 怎么做？

大致需要几个步骤：

在硅晶圆中刻出很深、很窄的孔；在孔壁形成绝缘层；填充铜等导电材料；后续将晶圆减薄；让 TSV 从晶圆背面露出来。

听起来不复杂，但实际制造非常困难。

因为 TSV 要同时满足：

孔够深、孔径够小、填充完整、电阻够低，而且不能破坏周围的 DRAM 电路。

因此，TSV 本身就是 HBM 成本和技术壁垒的重要来源。

三、晶圆减薄：HBM 为什么可以堆十几层？

如果把十几颗普通厚度的芯片直接叠起来，整个封装会非常厚。

所以 HBM 必须进行一项重要工艺：

Wafer Thinning，晶圆减薄

芯片正面电路完成之后，会把晶圆背面磨掉很大一部分。

把原本较厚的硅片，削薄到非常薄。

这样做有两个目的。

第一，是让整个 HBM Stack 不至于太高。

第二，是把前面制作的 TSV 从背面暴露出来，为上下芯片连接做准备。

但问题也随之而来：

硅片越薄，就越容易翘曲、开裂和损坏。

所以 HBM 堆得越高，对晶圆减薄、临时键合、搬运设备和应力控制的要求就越高。

这也是为什么从 8-Hi 向 12-Hi、16-Hi 演进，并不是简单多放几片 DRAM。

堆叠层数越高，机械和热问题会急剧增加。

四、Micro-bump：让上下两层 DRAM 真正连接起来

TSV 解决的是“穿过芯片”的问题。

但上下两颗芯片怎么接起来？

传统 HBM 通常需要依赖：

Micro-bump，微凸点

可以把它理解成非常微小的金属焊点。

每颗 DRAM Die 上有大量 micro-bump，上下芯片对准之后，通过这些凸点连接。

于是形成：

text

DRAM Die
● ● ● ●    ← Micro-bump
│ │ │ │
TSV
│ │ │ │
● ● ● ●
DRAM Die

HBM 的难点在于，这些凸点数量非常多，而且间距越来越小。

因此对：

对准精度凸点尺寸焊接质量翘曲控制空洞控制

要求都非常高。

只要某些关键连接失效，就可能影响整颗 HBM Stack。

五、Die Stacking：真正把 DRAM “盖楼”

完成 TSV、减薄和 bump 之后，才能进入大家最熟悉的：

芯片堆叠

例如：

text

       DRAM
        │
       DRAM
        │
       DRAM
        │
       DRAM
        │
       DRAM
        │
      Base Die

然后形成一个完整的 HBM Stack。

不同产品可能是 8 层、12 层甚至进一步增加堆叠层数。

这里最大的挑战，其实不是“能不能堆起来”，而是：

堆完以后还能不能保持高良率。

假设单颗 Die 良率都不错。

但如果需要十几颗 Known Good Die 一起组成一个 Stack，那么任何一层出现严重缺陷，都可能影响整个产品。

所以 HBM 非常依赖：

Known Good Die 测试冗余设计Repair 技术堆叠前筛选堆叠后测试

这也是 HBM 比普通 DRAM 更贵的重要原因之一。

六、底部的 Base Die，也越来越重要

HBM 最下面通常还有一个非常关键的部分：

Base Die / Logic Die。

它负责连接上面的 DRAM Stack 和外部 GPU。

可以把它理解成整栋 HBM 大楼的一楼大厅：

text

DRAM
DRAM
DRAM
DRAM
 │
Base / Logic Die
 │
GPU

随着 HBM 演进，这颗底层 Die 的作用正在越来越重要。

因为未来 HBM 不只是单纯增加容量，还需要更高的数据传输速度、更复杂的信号和电源管理。

因此 HBM 的发展方向，已经越来越像：

Memory + Logic + 3D Packaging 的结合。

这也是 HBM 与传统 DRAM 最大的产业差别之一。

七、HBM 做完以后，还没有结束：还要和 GPU 封装在一起

HBM Stack 做出来之后，并不能直接插在服务器主板上使用。

它还需要非常靠近 GPU。

因此通常会出现这样的结构：

text

     HBM        GPU        HBM
      │          │          │
══════════════════════════════
        Silicon Interposer
══════════════════════════════
           Package

GPU 和多颗 HBM 被放在同一个先进封装系统中。

中间通过 Silicon Interposer（硅中介层） 或其他高密度互连技术连接。

为什么一定要放这么近？

因为 HBM 的核心思路就是：

不用特别高的单根信号速率，而是用极宽的总线同时传很多数据。

如果距离太远，这么宽的接口就很难实现。

所以今天谈 HBM，其实已经不能只看存储厂。

还必须看先进封装能力。

这也是为什么 AI GPU 供应链中，HBM 和先进封装往往同时成为瓶颈。

八、HBM 最难解决的三个问题

把这些工艺放在一起，就可以理解为什么 HBM 难做。

1. 良率

普通 DRAM 是“一颗芯片坏了，就损失一颗”。

HBM 是十几颗 Die 组成一个复杂系统。

层数越多，对单颗 Die、TSV、bump 和 bonding 良率的要求越高。

2. 散热

HBM 是多层硅片垂直堆叠。

下层产生的热，需要穿过整个 Stack 才能传出去。

而且 HBM 又紧挨着几百瓦甚至更高功耗的 AI GPU。

所以：

HBM 不只是存储问题，同时也是热管理问题。

3. 封装

HBM 的带宽优势，本质上来自巨量并行互连。

这意味着 GPU、HBM、interposer、substrate 必须形成一个非常复杂的整体系统。

任何一个环节出现产能或者良率问题，最终都会限制 AI GPU 出货。

九、一张图看懂 HBM 的核心工艺

如果把整个 HBM 制造流程压缩成一张图，大致就是：

text

DRAM 晶圆制造
      ↓
TSV 硅通孔
      ↓
晶圆减薄
      ↓
Micro-bump / 键合
      ↓
多层 DRAM Die 堆叠
      ↓
Base / Logic Die
      ↓
HBM Stack
      ↓
Interposer / 先进封装
      ↓
GPU + HBM
      ↓
AI Accelerator

所以，HBM 绝不仅仅是一个“更快的 DRAM”。

它实际上同时融合了：

DRAM 制造 + TSV + 晶圆减薄 + 3D 堆叠 + 键合 + 测试 + 先进封装。

写在最后：为什么 HBM 会成为 AI 时代的“兵家必争之地”？

AI GPU 的算力可以不断增加。

但算力越强，就越需要更快地搬运数据。

HBM 的价值，恰恰在于通过 TSV + 3D 堆叠 + 超宽接口 + 先进封装，把大量 DRAM 尽可能贴近 GPU。

因此，HBM 真正的技术壁垒并不只在 DRAM。

更准确地说：

HBM 是存储工艺、3D 集成和先进封装共同形成的一项系统技术。

谁能同时解决更高堆叠、更高良率、更好的散热和更先进的封装，谁才更有机会在下一代 HBM 竞争中领先。