芯耀
与非AI
254
本文以16位、8通道同步采样数据采集系统CM2268为例，聊聊隔离系统中SPI时序的那些"坑"，以及对应的优化思路。
01为什么是CM2268？
- 8通道同步采样，所有通道吞吐速率高达1MSPS；
- 真双极性输入：单端最高±12.5V，差分最高±25V；
- 1MΩ高输入阻抗，钳位保护可承受±19.5V，ESD高达7000V；
- 93dB SNR、-107dB THD，±0.3 LSB INL；
- 串行接口兼容SPI/QSPI/MICROWIRE/DSP，数字接口电源1.71V～5.25V；
- 工业级工作温度-40℃～+125℃，LQFP64封装。
这类高集成DAS广泛用于电力线监控与保护、多相电机控制、工业自动化与轨道交通——恰恰都是电气隔离需求最迫切的场景。
02先看ADC的两个工作阶段
ADC完成一次采样传输分为两个阶段：
- 转换阶段（tCONV）：主控发出CONVST指令后，CM2268的8个通道在CONVST上升沿同步采样，BUSY拉高，完成模拟电压到数字码值的转换；
- 读取阶段（tACQ）：转换完成后，通过SPI接口将码值传回主控。
通常基于SPI总线的ADC其典型工作时序如图1所示：
图1 ADC工作时序图
因此存在最小循环周期：tCYCLE≈tCONV+tACQ。
03非隔离很轻松，隔离就不一样了
非隔离系统中，走线延迟、收发延迟之和通常远小于SCLK半周期，时钟速率轻松超过50MHz，能够满足诸如使用CM2268等绝大多数高速数据采集系统的需求。
表1 CM2268数据建立时间
但引入隔离器件后，情况完全不同（如图2）。
图2 添加隔离器后的SPI传输路径
隔离器件的传播延迟、脉宽失真(PWD)和通道间匹配误差，会显著压缩数据建立与保持时间窗口，直接拉低系统可支持的最高SPI时钟频率：
可以看到，不同隔离技术的延迟差异高达几个数量级，选型直接决定时序预算。
04隔离SPI的四类典型时序违例
传播延迟违例
时钟抖动违例
抖动是统计性的，无法靠相位调整补偿，需按器件手册的峰峰值抖动指标扣除时序预算，必要时换用低抖动时钟源或增加过采样。
误触发违例
布线延迟违例
05四种工程解决方案
方案一：时钟缓冲器分发
缓冲器将SCLK一分二，一路送ADC，另一路与Data_Out同步经隔离器返回主机。延迟一致性最好，适合高频、长距离、对成本不敏感的场合。
图3 时钟缓冲器方案的链路时序及与无缓冲方案的对比
方案二：随路返回时钟
去掉缓冲器，直接利用隔离器输出SCLK作为随路时钟返回。利用双向通道对称性自动抵消传播延迟，成本最低，但对隔离器通道匹配度和PCB走线对称性要求更高。
图4 无缓冲随路时钟方案的链路时序及与缓冲方案的对比
方案三：主机端软件相位补偿
最大程度简化了硬件上的额外开销，将时序校准的重心转移至软件算法层面。通过在主机端引入动态相位补偿机制，实时监测并修正数据与参考时钟之间的微小偏差，从而在无需增加硬件成本的前提下，达到满足一般应用需求的同步精度。使用相位扫描＋一次性判决或误码率闭环方式，可直接利用CM2268的接口CRC（ADC模式下在数据后追加CRC）或数据手册给出的接口检查码（如0xACCA等强制转换结果）进行相位判据，无需外部信号源。
图5 主机端动态相位补偿与固定相位的对比
方案四：同步返回隔离器
选用集成专用同步通道的隔离器件，出厂预校准、即插即用，调试门槛低，适合追求高可靠与快速上市的中高端应用。
图6 普通隔离器与同步通道隔离器的时序对比
四种方案在物料、开发与维护三个维度的成本对比如表所示。表中成本按单板物料BOM（不含认证、测试工装与产线投入）及开发、维护所需人力的相对量级评估，具体数值随批量与产线差异较大。
06用好CM2268自身的"减负"功能
除了系统级方案，CM2268片内还有几项功能可以直接缓解隔离SPI的时序压力：
- 多线DOUT模式：软件模式下可选2/4/8条数据线并行读出，8线模式仅需16个SCLK即可读完全部8通道，tACQ短至单线模式的1/8；
- 转换期间读数：BUSY为高期间读取的是上一次转换结果，可实现转换与读取并行，直接压缩tCYCLE(注意避开BUSY下降沿)；
- CRC校验：串行读取可附加CRC校验值，在隔离与长走线引入的噪声环境中为数据完整性兜底；
- 最高256倍数字过采样：以吞吐率换取更高SNR，适合对速率要求低、精度要求高的监测场景。
小结
隔离SPI的时序优化是一项系统工程，需要从器件选型、固件设计、硬件滤波到 PCB布局多维度协同，再叠加CM2268片内的多线读取、转换期读数与CRC校验等功能，才能在目标采样率下守住时序裕量，确保工业现场长期运行的稳定与可靠。
阅读全文
