应用Mentor Graphics Veloce，不再为功耗分析挠破头

几乎IC设计工程师都曾受困于功耗设计与分析。待机一直是现在大屏幕手机与可穿戴设备的痛点，随着智能手机与智能硬件的应用场景越来越复杂，应用软件越来越多样化，应用于这些设备的复杂SoC（系统级芯片）在功耗设计与分析上面临越来越严峻的考验。即使采用目前最先进的FinFET工艺可以减少静态漏电流，但是在动态功耗方面还是面临越来越大的考验。

为何要用硬件加速仿真器来进行功耗分析？
传统的功耗分析方法是根据应用场景编写一个自适应功能测试平台（adapted functional test bench），然后在软件仿真器上运行这个功能测试平台，进行功耗分析。但是采用这种方法由于不能覆盖到全部的场景，所以对于功耗估计会产生很多偏差，尤其是不能获取操作系统启动与实际应用软件运行时的真实数据。

Mentor Graphics产品市场经理Gabriele Pulini在介绍如何使用Veloce进行功耗分析

采用Mentor Graphics 硬件加速仿真平台Veloce功耗应用（Power Application），把真正的应用软件在硬件加速仿真器上运行，在设计完成之前（RTL或网表阶段）即可以发现设计是否有问题，可以更精确、全面、快速地进行功耗设计与分析。

相比纯软件仿真器，硬件加速仿真器，在速度和容量方面有天然的优势，Veloce比软件仿真器快1000倍以上，因此硬件加速仿真器可以完成很多软件仿真不能够完成的仿真工作。比起FPGA验证，则硬件加速仿真器在设计能见度与信号能见度上又远远胜出，Mentor Graphics的Veloce硬件加速仿真器具有全可见性（Full Visibility），工程师可以追踪每一个信号的走向，每一个门电路的工作状态，这样工程师可以针对实际应用在功耗设计上进行优化。

与ANSYS PowerArtist 结盟，通过动态读取波形数据，大大加速分析流程

传统上，Veloce有两种分析功耗的方法，采用SAIF（Switching Activity Interchange Fortmat）格式来分析平均功耗，采用FSDB（Fast Signal Data Base）格式可以分析平均功耗和峰值功耗。因为把信号波形的详细信息都记录了下来，FSDB格式数据量很大，对于长时间分析是不现实的。因此需要抓取较长运行时间的瞬态功耗分析，例如操作系统启动与实际运行应用程序，需要采用其他的方法。

现在Mentor Graphics推出一套动态读取波形应用程序接口（Dynamic Read Waveform API），用户可以利用这套API将Veloce Power Application产生的波形数据及时送到ANSYS的PowerArtist里面进行分析，“就像水流过水管一样”， Mentor Graphics亚太区技术总监Russell Lee说道，采用这种流数据的分析方式，使得采用FSDB格式进行多种应用场景的分析成为可能，也大大减少了仿真分析用时。

Veloce更注重软硬结合，未来弹性更大，应用场景更广

对于硬件加速仿真平台市场的前景，Russell对Veloce信心十足。Veloce拥有业界最大的容量：20亿门电路，现在最复杂的智能手机系统级芯片不管是四核、八核，基本上不会超过10亿门电路，因此可以把整个的应用处理器（AP）放到Veloce里面去。

Russell认为，硬件加速仿真平台更重要的是软件的配合，而现在Mentor Graphics的主要竞争对手还停留在硬件思维上，以硬件为导向。Veloce已经将所有的外设与接口虚拟化，这样将来应用弹性更大，应用场景更广，而且客户的重复投入成本更低。

由于将外设和接口虚拟化，Veloce可以进行云端仿真，该平台的最高配置可以支持多达128个客户端同时进行仿真。

“真正在设计上面做到云端化的，只有我们！”  Russell 说道。

更多内容，请访问与非网EDA专区

与非网原创，未经许可，请勿转载！