脉冲信号周期和脉冲宽度测量设计Verilog代码VIVADO仿真

名称：脉冲信号周期和脉冲宽度测量设计Verilog代码VIVADO仿真

软件：VIVADO

语言：Verilog

代码功能：

脉冲信号周期和脉冲宽度测量

要求测量出信号的周期和脉冲宽度，测量范围50us-50ms，误差小于1%。

FPGA代码Verilog/VHDL代码资源下载：www.hdlcode.com

演示视频：

设计文档：

1. 工程文件

2. 程序文件

3. 程序编译

4. RTL图

5. Testbench

6. 仿真图

整体仿真图

脉冲周期测量模块

脉冲宽度测量模块

数码管显示模块

部分代码展示:

//脉冲宽度测量
//要求测量出信号的周期和脉冲宽度，测量范围50us-50ms，误差小于1%。
//50us的1%为0.5us=500ns，即时钟应大于等于2MHz
module pulse_test(
input clk,//时钟10M,精度0.1us
input rst_p,//复位
input pulse_signal,//输入待测脉冲信号
input switch,//脉冲宽度和周期显示切换
output [5:0] bit_select,//数码管位选
output [7:0] seg_select//数码管段选
);
wire [19:0] width_data;//脉冲宽度测量值,精度0.1us
wire [19:0] period_data;//脉冲周期测量值,精度0.1us
//脉冲宽度测量电路
pulse_width_ctrl i_pulse_width_ctrl(
. clk(clk),//时钟10M
. rst_p(rst_p),//复位
. pulse_signal(pulse_signal),//输入高电平脉冲信号
. width_data(width_data)//脉冲宽度测量值
);

点击链接获取代码文件：http://www.hdlcode.com/index.php?m=home&c=View&a=index&aid=901