M5272C3评估板PLIC勘误表

本文档识别了M5272C3评估板与M5272C3用户手册中描述的实现差异。请在http://www.motorola.com/semiconductors上查看最新更新。

此勘误适用于M5272C3评估板的所有版本。

生成PLIC连接器的锁存写入和缓冲区读取信号的PAL方程依赖于MCF5272处理器的芯片选择（CS）和输出使能（OE）信号。写入锁存器没有问题；OE始终保持高电平，而CS6在低电平时触发，因此CS6_WR信号的定时是适当的，适用于LCX574八位锁存器。使用CS6_RD读取LCX245八位缓冲器也没有问题，其中CS6最初触发为低电平，一段时间后OE变为低电平，然后这两个信号再次变为高电平。然而，由于在读取周期中CS6和OE不同时变为低电平，PAL无意中生成了一个短暂的CS6_WR信号，并在生成CS6_RD信号之前破坏了锁存器中存储的数据。请参考图1，从逻辑分析仪中捕获的问题的可视化表示。

同样的问题也适用于CS5_RD信号，因此M5272C3用户手册附录B中的PAL方程是不正确的。