FPGA设计

• 洗衣机控制系统 FPGA设计 Verilog Quartus

  本项目实现了一个基于FPGA的洗衣机控制系统，使用Verilog在Quartus中完成设计。系统模拟洗衣机的完整工作流程，包括启动、洗涤、暂停、清洗、暂停、脱水、暂停和结束等阶段，并通过LED与数码管直观显示当前状态和剩余时间。设计支持4种工作模式：正常模式、单独洗涤、单独清洗和单独甩干。系统使用50MHz主时钟，内部实现精确到秒的倒计时控制。电机动作通过LED进行模拟显示。该设计适合用于FPGA课程设计、数字逻辑综合实验、状态机设计学习以及开发板综合验证。

  FPGA代码设计学习资料

  588

  06/09 07:45

  洗衣机 FPGA设计
• 数字时钟FPGA设计Verilog Vivado

  一款基于FPGA的数字时钟系统，使用Verilog语言在Vivado环境下设计并实现。该系统能够显示小时、分钟、秒钟，并支持手动设置时间。系统包括分频、计时、按键消抖、数码管显示和PWM输出等功能模块。设计适用于FPGA数字系统课程设计和实验，具有清晰的模块结构和易于扩展的特点。

  FPGA代码设计学习资料

  461

  06/08 10:45

  verilog vivado
• 汽车转向灯与交通灯控制 FPGA设计 Verilog Quartus

  本文档介绍了基于Verilog和Quartus的汽车转向灯与交通灯控制FPGA设计项目。该项目包含两个实验工程：汽车转向灯控制和交通灯控制。转向灯部分通过按键控制左转、右转和紧急双闪，并输出LED模拟效果。交通灯控制部分实现了红绿灯状态切换和倒计时显示。设计采用了有限状态机实现转向灯控制，并使用分频计数器产生闪烁节拍。交通灯控制模块则采用模块化设计，包含红绿灯控制和数码管显示模块。项目提供了完整的Verilog源码、Quartus工程配置、仿真波形和设计文档图片，适用于数字逻辑课程设计和FPGA入门学习。

  FPGA代码设计学习资料

  891

  06/08 08:45

  交通灯控制 FPGA设计
• 流水灯FPGA设计Verilog Vivado

  一款基于Verilog和Vivado的流水灯FPGA设计，实现了8位LED流水灯控制。设计采用模块化结构，包括分频模块和LED控制器，支持自定义流水速度。附带详细文档和仿真结果，适用于FPGA入门和教学。

  FPGA代码设计学习资料

  280

  06/08 08:45

  verilog vivado
• 交通灯控制 FPGA设计Verilog Quartus DE2-115

  交通灯控制FPGA设计Verilog Quartus DE2-115，使用Verilog语言实现主路与支路红、黄、绿灯时序控制，通过数码管显示倒计时时间。系统输入50MHz时钟，内部分频得到1Hz计时基准，适用于数字逻辑课程设计和Verilog时序控制学习。

  FPGA代码设计学习资料

  325

  06/08 07:45

  交通灯控制 FPGA设计
• 交通灯控制FPGA设计VHDL Quartus

  交通灯控制FPGA设计，使用VHDL编写并支持Quartus开发环境。该系统实现主路与支路交通控制，具有倒计时显示、复位、紧急控制等功能。设计支持参数调节和人机交互，适用于课程设计和实验验证。

  FPGA代码设计学习资料

  242

  06/08 07:45

  交通灯系统 FPGA设计
• FPGA设计时，时序约束的重要性

  本文强调了FPGA设计中时序约束的重要性。时序约束不仅是向工具传达设计意图的关键步骤，还能确保跨时钟域和接口数据的正确采集，并且是解决硬件“玄学”问题的有效方法。通过合理的时序约束，可以避免工具默认配置带来的潜在问题，提高设计的稳定性和可靠性。

  郝旭帅电子设计团队

  538

  06/02 16:02

  FPGA设计 时序约束
• 自动售票机FPGA设计Verilog Quartus

  自动售票机FPGA设计Verilog代码工程源码下载，使用Quartus开发，支持1元、5元、10元投币和1元至4元票价选择。系统具备购票判断、找零、LED指示等功能，适用于FPGA课程设计和状态机控制项目。

  FPGA代码设计学习资料

  464

  06/01 16:33

  verilog FPGA设计
• FPGA设计时，对外部输入时钟的约束

  本文介绍了在FPGA设计中对外部输入时钟的约束方法。详细解释了如何设置时钟周期为8ns，并使用1.000 ns（峰峰值）约束时钟抖动。此外，还提供了时序分析中不确定性的计算公式，强调了正确描述抖动的重要性。

  郝旭帅电子设计团队

  357

  06/01 16:28

  FPGA设计
• FPGA设计中的线性序列机（Linear Sequence Machine）设计介绍

  本文介绍了FPGA设计中的线性序列机（Linear Sequence Machine）的设计方法及其应用场景。线性序列机是一种特殊的有限状态机，适合产生精确的时序控制信号。通过一个计数器和状态到输出的译码器实现精确控制。

  郝旭帅电子设计团队

  1237

  2025/09/10

  FPGA设计 线性序列机
• FIFO在FPGA设计中的关键作用

   本篇主要讨论FIFO在FPGA设计中的关键作用。

  郝旭帅电子设计团队

  2138

  2025/08/24

  FPGA设计 fifo

  
• 基于AG32内置MCU+FPGA的特性 MiniLED电视背光控制应用方案

  基于AG32内置MCU+FPGA的特性：MiniLED电视背光控制应用方案。 方案特色： 1.提供可复用的IO口进行单线通信控制，支持超过10000个区域调光。 2.可重新配置区域映射，灵活方便。 3. 提供32/48/64/100多种封装。

  eefocus_3883281

  2952

  2025/07/21

  stm32 FPGA设计
• 常用的雷达信号 基于DDS的线性调频信号的产生

  大侠好，今天由“82年的程序媛”本媛给大侠带来FPGA设计之基于DDS的线性调频信号的产生，后续本媛还会继续更新产品项目开发心得，学习心得等，欢迎大家持续关注，话不多说，上货。

  FPGA技术江湖

  1327

  2025/03/05

  dds FPGA设计

  
• FPGA入门基础之I2C接口设计（一）

  本文从I2C协议的概述开始，描述协议的历史、不同速度模式、物理层和数据帧结构，最后介绍I2C混合电压系统中电平兼容性以及上拉电阻大小计算。

  FPGA技术实战

  2639

  2024/06/19

  I2C I2C接口

  
• 如何在ModelSim中添加Xilinx仿真库

  今天给大侠带来在FPGA设计应用中如何在ModelSim中添加Xilinx仿真库，话不多说，上货。

  FPGA技术江湖

  1015

  2024/05/28

  xilinx ModelSim

  
• 做FPGA，为啥加班这么多？

  很多年前我经常在想：做FPGA设计，为啥加班这么多，不停地调bug和维护bug，心力交瘁。直到做了IC设计，我才彻底懂了：看完FPGA设计和IC设计上的差别，你也会懂。

  FPGA2嵌入式

  1136

  2024/05/11

  ic设计 FPGA设计

  
• FPGA 高级设计：时序分析和收敛

  今天给大侠带来FPGA 高级设计：时序分析和收敛，话不多说，上货。什么是静态时序分析？静态时序分析就是Static Timing Analysis，简称 STA。它可以简单的定义为：设计者提出一些特定的时序要求（或者说是添加特定的时序约束），套用特定的时序模型，针对特定的电路进行分析。分析的最终结果当然是要求系统时序满足设计者提出的要求。

  FPGA技术江湖

  1032

  2024/05/06

  FPGA设计 时序分析

  
• FPGA设计经验之图像处理

  今天和大侠简单聊一聊基于FPGA的图像处理，之前也和各位大侠聊过相关的图像处理，这里面也超链接了几篇，具体如下：图像边缘检测算法体验步骤（Photoshop，Matlab）算法系列：基于 FPGA 的图像边缘检测系统设计（sobel算法）    FPGA设计中 Verilog HDL实现基本的图像滤波处理仿真   需要的可以参考一下，欢迎一起交流学习。话不多说，上货。

  FPGA技术江湖

  1328

  2024/05/06

  图像处理 FPGA设计

  
• FPGA设计中,使用ISE和Matlab创建并仿真ROM IP核

  今天给大侠带来FPGA设计中使用ISE和Matlab创建并仿真ROM IP核，话不多说，上货。中,使用和创建并仿真

  FPGA技术江湖

  1101

  2024/04/17

  ise软件 matlab

  
• 莱迪思全新版本Radiant设计软件拓展功能安全特性

  莱迪思半导体（NASDAQ：LSCC），低功耗可编程器件的领先供应商，今日宣布推出屡获殊荣、最新版本的莱迪思Radiant®设计软件。新版本集成了最新的Synopsys Synplify® FPGA综合工具和三重模块化冗余（TMR），进一步扩展了功能安全和可靠性，提供先进的设计自动化流程解决方案，帮助设计人员更轻松地开发基于莱迪思FPGA的应用，为工业、汽车市场带来强大的功能安全保护、高可靠性和稳定运行等特性。

  与非网编辑

  580

  2024/04/02

  莱迪思 LATTICE

正在努力加载...