扫码加入
仿真 ModelSim
8086接口缓存与同步串行发送的设计VHDL代码ModelSim 仿真
Quartus FPGA设计
数字闹钟 FPGA 设计 VHDL Quartus
vivado 寄存器
寄存器组 register_bank FPGA 设计 VHDL Vivado
FPGA Quartus
两位全加器 FPGA 设计 VHDL Quartus
Quartus 数字时钟
数字时钟 FPGA 设计 VHDL Quartus
vivado 计数器
多位计数器 FPGA 设计 VHDL Vivado
FPGA设计 VHDL设计
AD7606 以太网采集传输 FPGA 设计 Verilog Vivado VHDL
毕业设计 Quartus
宠物智能投喂器 FPGA 设计 VHDL Quartus
Quartus 程序源码
汽车速度表设计VHDL代码Quartus 21EDA CPLD开发板
Quartus 程序源码
整点报时数字电子时钟设计VHDL代码Quartus 正点原子开拓者开发板
vivado 程序源码
网球计分器设计VHDL代码VIVADO仿真
Quartus II VHDL设计
全自动洗衣机控制器设计VHDL代码Quartus仿真
开发板 数码管
糕点自动售货机设计VHDL代码ISE basys2开发板
Quartus 数码管
交通定时控制电路设计VHDL代码Quartus仿真
Quartus 计时器
60秒循环计时器设计VHDL代码Quartus仿真