沃虎电子：工业以太网中共模电感与EMI抑制的选型与设计

共模电感是抑制以太网接口EMI的核心元件，其选型是一个在阻抗、电流和寄生效应间寻求平衡的多维系统工程。对于工业以太网，还需要额外考虑PoE（Power over Ethernet，以太网供电）与宽温工作等严苛需求。以下将从原理、参数、应用和趋势四个方面进行全面阐述。

共模电感工作原理：为何能“筛除”噪声

共模电感（Common Mode Choke, CMC）的核心在于其独特的磁路设计。它将两个匝数相同、绕向一致的线圈绕制在同一个磁芯上。

对正常差分信号：电流方向相反，在磁芯中产生的磁通相互抵消。因此，它对信号呈现极低阻抗，信号几乎无衰减地通过。

对共模噪声：噪声电流方向相同，磁通相互叠加，线圈呈现高阻抗，从而有效阻挡噪声，将其能量转化为热量耗散。

核心参数解读：选型的四大关键指标

为满足设计需求，需要重点关注以下四个核心参数：

实战选型指南：不同应用的推荐与建议

1. 百兆/千兆以太网：根据PoE需求选型

百兆以太网推荐阻抗600-1000Ω至高值型号。对于千兆以太网，可参考以下具体建议：

非PoE千兆以太网

共模阻抗 (100MHz)： 300-600Ω

直流电阻 (DCR)： 小于2Ω

封装尺寸： 小型化：2012/3216

典型应用： 常规办公网络、无供电需求的工业设备

PoE+千兆以太网

共模阻抗 (100MHz)： 300-600Ω

直流电阻 (DCR)： 小于0.5Ω

封装尺寸： 小型化：2012/3216

典型应用： 工业摄像头、无线AP、VoIP电话等需要远程供电的设备

2. 单对以太网 (SPE)：新兴工业协议的选型要点

Single Pair Ethernet (SPE)是工业4.0中极具潜力的技术，其共模电感的选型有其特殊性。除了传统的共模电感，有时需要隔离电感来完成电气隔离。

关注低频性能：SPE的信号速率和噪声频谱可能不同于传统以太网，因此需要格外关注共模电感在低频段的阻抗曲线。

隔离电压：在某些设计中，需要使用隔离电感（如ICI70CGI系列），以确保PHY和连接器之间的电气隔离。该类元件的隔离电压参数至关重要，例如可选2250V DC的规格。

值得关注的是，集成式网络变压器（CHIP LAN）是将共模扼流圈与变压器功能集成于一体，单颗器件完成阻抗匹配、电气隔离和共模噪声抑制。集成化设计可简化BOM，同时集成化的设计能减少走线，优化高频性能。对于以太网接口设计，沃虎电子（VOOHU）也提供具有不同阻抗和电流等级的CHIP LAN系列产品可供选择。

协同设计：CMC之外的EMI抑制措施

优秀的EMI设计是一个系统工程，必须考虑共模电感和Bob Smith电路的协同工作。

合力抑制：Bob Smith电路（由一颗75Ω电阻和一颗高压电容组成）通过在网线侧为共模信号提供一个确定的低阻抗泄放通路来抑制噪声，而共模电感则通过高阻抗“阻挡”噪声。

阻抗匹配与谐振抑制：Bob Smith电路还为网线提供共模阻抗匹配，消除因阻抗不连续可能引起的信号反射和共模谐振，从而平滑端口的阻抗曲线，进一步降低辐射。

浪涌防护：同样地，该电路也是系统抵御雷击浪涌等共模瞬态冲击的关键保护路径。

PCB布局关键要点：为实现最佳性能，设计时应确保Bob Smith电路的75Ω电阻靠近变压器中心抽头放置，并通过短而粗的走线直接连接到稳定的机壳地（Chassis Ground）。

CHIP LAN (集成式网络变压器)：一体化解决方案

CHIP LAN（贴片网络变压器/共模扼流圈）将传统的网络变压器与共模电感功能集于一体，是实现小型化和简化设计的绝佳选择。

优势显著：相比分立方案，集成元件能大幅节省PCB面积，减少物料清单与采购管理，并通过更短的互连提升高频性能和整体可靠性。

沃虎方案：沃虎电子提供内置中心抽头电容的CHIP LAN，阻抗涵盖90Ω至1000Ω的广泛范围，可适用从百兆到千兆以太网的不同应用。

常见选型误区与避坑指南

❌ 误区一：信号线用CMC与功率线用CMC混用

✅ 避坑指南：信号线CMC（如用于以太网差分对）关注高频阻抗，额定电流仅几百毫安，线圈细且DCR相对较大。功率线CMC（如用于电源输入）关注低频阻抗且必须能承受大电流，若用于信号通路，会因高寄生电容严重劣化信号质量。

❌ 误区二：认为阻抗值越高越好

✅ 避坑指南：需通过频谱仪或预测试明确实际噪声峰值频率，然后查看CMC在该频段的阻抗-频率曲线。若噪声在30MHz频段，就不能只看100MHz的阻抗值。

❌ 误区三：在PoE设计中忽视额定电流与DCR

✅ 避坑指南：在PoE应用中必须确保CMC的额定电流（Irms）大于工作电流且留有足够余量（建议降额使用），同时选择低DCR型号以降低压降和发热风险。

❌ 误区四：忽视PCB布局影响

✅ 避坑指南：CMC应与Bob Smith电路等协同布局。CMC的输入输出走线应避免长距离平行走线，防止噪声直接耦合绕过电感，导致滤波失效。

未来趋势概览

集成化：CHIP LAN等集成化解决方案因能简化设计、节省空间，已成为高密度PCB的主流选择。

高频化：随着2.5G/5G乃至更高速率以太网的普及，对共模电感在高频段的阻抗特性和低插入损耗提出了更高要求。

大电流、低损耗：PoE++等大功率供电技术的发展，驱动共模电感向更大额定电流、更低直流电阻的方向演进。

材料革新：厂商正致力于开发具有更高饱和磁通密度、更低高频损耗的新型磁性材料，以应对日益复杂的电磁干扰环境。

小型化：消费电子和工业模块对元器件的体积要求越来越严苛，推动共模电感在保持性能的同时不断缩小封装尺寸。