芯耀
310
Part 01、前言
在设计原理图时，我们经常会遇到这种情况，为了满足核心功能，我们选了一颗100脚的MCU，但实际上只用了60个引脚。或者选了一个4通道的运放，只用了其中3个，亦或者有些芯片有一些NC脚，看着原理图上那些孤零零的“未连接”引脚，强迫症工程师可能会感到焦虑。这些引脚是直接悬空不管吗？还是应该接地？亦或是接电源？处理不好这些“闲脚”，轻则增加功耗、系统不稳定，重则导致芯片永久性损坏。今天我们就来把这个细枝末节但至关重要的问题讲透。
Part 02、怎么办呢？
现在很多IC都是CMOS器件，记住一个核心原则：绝对不要让CMOS输入端悬空，特别是数字芯片的输入引脚，绝对不能悬空。这要从CMOS电路的内部结构说起。CMOS的输入级通常是一个反相器，由一个PMOS和一个NMOS串联组成。
当输入为高电平，NMOS导通，PMOS截止；当输入为低电平GND，PMOS导通，NMOS截止。无论哪种情况，电流都无法直接从VCC流到GND，所以CMOS静态功耗极低。
悬空状态是啥情况呢？如果输入引脚悬空，它就变成了一个极高阻抗的"天线”，极易感应周围的电磁噪声。这会导致引脚电压在0到Vcc之间飘忽不定，经常处于中间电平（例如Vcc/2)。在中间电平下，PMOS和NMOS可能会同时处于半导通状态！
这意味着啥？悬空的引脚电平就是薛定谔的电压！谁也说不清它的电平到底是多少了。
现在的MCU，引脚通常是多功能的GPIO。对于不用的GPIO，我们可以在PCB上悬空，但是呢软件把对应IO配置为输出低或内部上拉输入。这样就不需要外部用电阻上拉或下拉了，省钱省事。当然对于关键引脚，如中断脚、复位脚、模式选择脚，必须外部加电阻拉到无效状态，防止误触发。
对于运放和ADC需要特殊处理了，因为模拟电路对噪声更敏感，处理方式与数字电路会有点不同。比如如果你用了一个双通道运放，只用了一个，另一个怎么办？
错误做法当然是悬空，因为引脚会感应噪声，输出端可能会饱和，影响功耗。如果将同相、反相输入端都接地有问题吗？这样运放会处于开环状态，输出也是不可控的。正确做法是构造成一个“电压跟随器”将输出端 与 反相输入端短接，构成负反馈。将同相输入接GND。多余的ADC通道通常建议直接接地。这样可以防止该通道拾取噪声，并且可以减少相邻通道之间的串扰。
数据手册中经常出现标为NC，也就是No Connect的引脚，这里面水很深。
NC有两种截然不同的含义：
真NC：芯片内部这个脚没有键Bonding到晶圆上。这种的就是随便你怎么接。为了PCB走线方便，你甚至可以让信号线从这个焊盘穿过去。
假NC：这个脚内部连接了厂家调试用的电路，或者厂家为了未来升级预留的。
处理方法必须严格遵守手册！
所以有的手册说“Must be left floating”。有的手册说“Must be tied to GND”。如果你不看手册擅自接地，可能会导致芯片进入“工厂测试模式”，或者直接短路烧芯片。
