FMS 2026 CXL内存池化成焦点，澜起科技试产3.2控制器加速生态布局

近日，CXL（Compute Express Link，计算快速链接）在 FMS 2026 大会上成为存储与数据中心产业焦点。其核心驱动力在于 AI 大模型推理带来的内存池化与多级内存需求。澜起科技（Montage Technology）等厂商加速 CXL 3.2 内存扩展控制器（MXC）生态布局，标志着该技术从单台服务器内存扩展，正式迈向系统级资源调度与多级内存架构。

1. FMS 2026 CXL内存池化成焦点，AI推理驱动架构演进

CXL解决数据中心“搁浅内存”痛点

8月4日至6日，FMS 2026 大会在美国加州圣克拉拉举行。会上，三星电子（Samsung Electronics）、SK海力士（SK Hynix）围绕 CXL 内存模组展开系统验证；Marvell、Astera Labs、Microchip 等互连芯片厂商持续扩展控制器、交换芯片和 Retimer 产品。铠侠（Kioxia）尝试将 XL-FLASH 等低延迟闪存介质引入 CXL 内存体系。

进入 AI 基础设施周期后，内存与存储的边界逐渐模糊。数据中心面临的挑战不仅是数据写入 SSD（Solid State Drive）的速度，还包括模型参数、长上下文和高并发推理产生的大量数据应放置在 HBM（High Bandwidth Memory）、本地 DDR、外部内存还是 SSD 中。

AI 训练带动了 GPU 和 HBM 需求，规模化推理进一步放大了内存容量与利用率问题。模型参数和 KV Cache（Key-Value Cache）持续占用内存，用户并发量越高、上下文越长，所需容量越大。传统服务器内存受限于 CPU 通道、DIMM 插槽和整机配置，采购时需按峰值需求配置高容量 DDR。这导致部分节点内存不足，另一部分节点长期闲置，形成“搁浅内存”。

CXL 提供了新的解决思路：将部分内存从服务器主板解放，通过控制器和交换芯片进行扩展、分层和调度。对云服务商而言，其价值在于提高现有 DRAM 使用效率，减少为峰值负载长期预留的硬件投入。

CXL产业链生态接近可部署状态

CXL 产品生态正接近可部署状态。支持 CXL 的 CPU 平台、内存扩展控制器、DRAM 模组、Switch、Retimer 及操作系统支持逐步形成。这是 CXL 技术提出多年后，首次以较完整的产业链形态出现在 FMS 舞台中央。

FMS 2026 释放的信号表明，CXL 的讨论重点已从单台服务器外挂内存，转向内存池化、共享和分层，AI 大模型推理中的 KV Cache 成为厂商强调的目标场景。AI 基础设施竞争正从 GPU 和 HBM，延伸至主机内存、数据搬运和资源利用率。

FMS 2026主要CXL厂商动态，来源：与非研究院整理

2. 澜起科技试产CXL 3.2控制器，MXC市场进入卡位阶段

澜起科技CXL 3.2控制器技术规格与验证进展

FMS 2026 开幕前夕，澜起科技宣布试产新一代 CXL 3.2 内存扩展控制器，并携芯片及软件开发套件亮相展会和 CXL Mini DevCon。该产品基于 PCIe 6.x 和 CXL 3.2 协议设计，单通道传输速率达 64 GT/s，集成双 DDR5 内存控制器，最高支持 DDR5-8000。同时集成双 RISC-V 处理器子系统，可适配 PCIe 标准扩展卡（AIC）和 EDSFF 等产品形态。

在 CXL 内存系统中，内存扩展控制器（MXC）是连接服务器平台与 DRAM 模组的关键环节。它需将主机发出的 CXL 内存访问请求转换为 DDR 命令，并处理地址映射、错误管理、监控、安全和固件控制等任务。

从 CXL 2.0 进入 CXL 3.x，产品定位由单台服务器的内存容量扩展，进一步面向内存池化、共享和更复杂的 Fabric 架构。64 GT/s 对应 PCIe 6.0 时代的高速链路，DDR5-8000 指向下一代服务器内存平台。支持 AIC 和 EDSFF 形态，意味着控制器需从一开始就考虑模组设计、服务器空间、散热、功耗及批量部署。

三星电子和 SK 海力士已将澜起的 CXL 3.2 控制器整合进新一代 CXL 模组样品，并完成首轮系统级验证。该产品也面向 Intel Xeon 和 AMD EPYC 等服务器平台进行适配，目标场景包括 AI 大模型推理中的 KV Cache 和大容量内存需求。这类联合验证表明控制器已进入 DRAM、CPU 和服务器厂商共同参与的生态测试阶段，竞争标准转向“谁能更快完成认证并进入客户系统”。

CXL控制器、Switch与Retimer市场格局

澜起科技切入该市场，与其长期积累的服务器内存接口能力有关。过去其优势集中在 RCD（Register Clock Driver）、DB（Data Buffer）等 DDR 内存接口芯片。CXL 控制器复杂度更高，但客户体系、内存技术积累和平台验证经验具有延续性。相比缺乏服务器客户基础的新进入者，澜起更容易将已有的 DRAM 原厂和服务器生态关系延伸到 CXL 产品。

CXL 领域已出现多家玩家。Astera Labs 依靠 Leo 系列较早进入云计算和服务器客户，优势在于 CXL 2.0 产品的商业化经验，并覆盖 Retimer 等高速连接芯片。Marvell 通过 Structera 产品线，将 CXL 控制器与交换芯片、DPU、网络和定制 ASIC 结合，押注 AI 基础设施和近内存计算。Microchip、Rambus 等分别从存储控制器、PCIe/CXL 互连和 IP 授权方向进入市场。

澜起和 Astera Labs 更接近通用控制器市场，竞争重点是 CPU 适配、DRAM 兼容、模组参考设计和客户验证。Marvell 试图把 CXL 放入更大的 AI 基础设施产品组合中，以系统价值提高客户黏性。Rambus 等 IP 厂商通过授权降低其他芯片公司进入 CXL 市场的门槛。随着协议和硬件标准化，MXC 可能发展为相对独立的芯片门类，能否进入主流服务器供应链取决于长期互操作性和量产验证。

若 MXC 解决“怎样把内存接入服务器”，CXL Switch 解决的则是“怎样把分散的内存组织成资源池”。这是 CXL 产业下一阶段最具增量的环节。Marvell、Broadcom（博通）、Microchip、XConn 等均在交换芯片市场布局。Switch 需连接多台主机和多个 CXL 设备，承担资源划分、路径管理、QoS、故障隔离和 Fabric 管理。其端口规模、延迟和管理能力，直接决定内存池的扩展范围。

Retimer 是另一块增量市场。CXL 3.x 建立在 64 GT/s 高速链路之上，速率提高后，服务器主板、连接器和线缆上的信号衰减更明显，复杂拓扑通常需要 Retimer 恢复信号并延长传输距离。Astera Labs、Microchip、Broadcom 和澜起科技等具备 PCIe 高速互连能力的厂商，均有机会在此环节获得需求。相比 MXC，Retimer 通用性更强，可服务 GPU、网卡、SSD 及其他 PCIe 设备，更容易形成规模效应。

存储原厂转向第三方MXC方案与软件生态挑战

三星、SK 海力士和美光（Micron）等存储原厂近年来对 CXL 自研商业化路线作出不同程度的收缩或调整，转向采用第三方控制器方案（MXC）。采用经过多平台验证的第三方方案，可缩短 CXL 内存模组的上市周期。这种分工有利于 CXL 生态扩大，但也提高了跨厂商兼容和系统验证的复杂度。

模组和配套芯片厂商将获得新机会。一条 CXL 内存模组除 DRAM 和 MXC 外，还需 PMIC（Power Management IC）、SPD（Serial Presence Detect）或 VPD（Vital Product Data）等器件。江波龙（Longsys）等专业存储模组厂商，可利用制造、测试和客户渠道，将控制器与 DRAM 整合成标准产品。

供应链中最难量化、却可能决定最终价值分配的环节是软件。CXL 硬件提供额外容量，软件决定哪些数据保留在本地 DDR，哪些迁移至 CXL 内存，以及不同服务器如何申请和释放资源。缺乏成熟的分层算法和资源管理，增加的远端内存可能带来更高延迟，却无法提高整体利用率。目前 Linux、虚拟化平台和上层应用仍需继续完成对 CXL 的适配。

全球主要CXL芯片厂商及产品布局对比，来源：与非研究院整理

3. CXL技术趋势：从内存扩展走向多级内存与软件定义

CXL连接介质扩展与多级内存架构成型

FMS 2026 释放的信息显示，CXL 接下来将同时向内存扩展、资源池化和多级内存三个方向推进。未来两三年 CXL 市场可能形成两条并行路线：一是相对成熟的扩展型市场，以 CXL 内存卡和模组为主要载体；二是仍在验证中的池化型市场，由 Switch、Fabric 管理和云服务商主导。

CXL 连接的介质将不再局限于 DRAM。铠侠等厂商开始尝试将 XL-FLASH 等低延迟闪存接入 CXL，目的在于填补 DRAM 和 NVMe SSD 之间的性能与成本空白。未来的服务器可能形成由 HBM、本地 DDR、CXL DRAM、SCM（Storage Class Memory，存储级内存）和 NVMe SSD 构成的多级体系。

在这种架构中，最热的数据保留在 HBM 或本地 DDR，容量需求较大但访问频率较低的数据放入 CXL DRAM，进一步降温的数据进入 SCM、低延迟 Flash 或 SSD。对存储原厂而言，竞争重点不再只是提供更大容量的 DRAM 或 NAND，还包括如何让不同介质进入统一的数据层级。对控制器厂商而言，产品能力将从协议转换扩展到介质管理、性能监控和服务质量控制。

CXL商业化核心：软件调度与长期TCO优势

多级内存能否实现预期价值，最终取决于软件。硬件只能提供不同速度和成本的存储层，操作系统和应用需判断数据应放在哪一层，并在访问模式变化后进行迁移。冷热数据识别不准确会导致频繁页面迁移消耗带宽；核心数据被放入延迟更高的 CXL 内存，系统性能反而可能下降。资料显示，CXL 相对于本地 DDR 仍存在额外访问开销，操作系统、虚拟化平台和上层应用需继续完善内存分层与调度能力。

CXL 的价值链可能逐步从硬件向软件转移。早期市场关注控制器速率、内存通道和模组容量；进入池化和多级内存阶段后，客户更关注页面迁移算法、资源池编排、QoS、故障管理和针对 AI 推理、数据库等具体负载的优化。能够同时提供控制器、SDK、管理工具和应用适配方案的厂商，比单纯销售芯片或内存卡的厂商更容易建立客户黏性。

商业化的另一个关键变量是投资回报。部署 CXL 系统会增加控制器、Switch、Retimer、模组和软件开发成本，也可能带来额外功耗。数据中心采购决策基于 CXL 能减少多少高容量 DDR 配置、盘活多少闲置内存、降低多少服务器数量，以及是否能提升 GPU 和 CPU 利用率。资料提醒，CXL 的长期 TCO（Total Cost of Ownership，总拥有成本）优势依赖软件调度和资源管理；若系统不能实现足够高的资源利用率，新增硬件投入难以得到回报。

CXL 未来的技术方向已清晰：从单机扩展走向池化，从单一 DRAM 走向多种介质，从硬件连接走向软件定义。但商业化不会同步发生。内存扩展已进入客户验证和早期部署阶段，池化与共享仍需完成系统级验证，多级内存则要等待软件生态成熟。CXL 真正的转折点，是数据中心能够用实际运营数据证明，增加的系统复杂度可换来更低的内存成本、更高的资源利用率和更灵活的算力部署。

4. CXL重塑存储市场格局，与NVLink形成差异化分工

CXL不替代HBM与NVMe，重塑内存价值分配

CXL 并非取代 DDR、HBM 或 NVMe 的存储技术。CXL 本身是一套互连与内存访问协议，不生产数据存储介质，也不会消除不同介质之间的性能差异。它带来的变化是重新划分内存与存储技术在服务器中的位置：决定哪些数据必须放在最昂贵、速度最快的内存中，哪些数据可迁移到容量更大、成本更低的层级，哪些资源能从一台服务器的固定配置中释放出来。

CXL 内存设备目前仍大量采用 DDR4 或 DDR5 颗粒，其发展不会削弱数据中心对 DRAM 容量的整体需求。CXL 改变了高容量服务器内存的价值分配。未来客户购买的可能不仅是更多 DDR 颗粒，还包括 MXC 控制器、模组设计、内存池管理和分层软件。存储原厂依然掌握介质制造优势，但控制器厂商、Switch 厂商和软件公司将进入过去主要由 CPU 和 DRAM 厂商主导的服务器内存价值链。

CXL 无法替代 HBM，却可能减少部分应用通过无限增加 HBM 容量解决问题的压力，推动 AI 系统从单纯堆叠高带宽内存，转向更精细的数据分层。CXL 也不会直接取代 NVMe。CXL 适合承载需要接近内存访问方式、但容量大于本地 DDR 的数据；NVMe 负责更大规模、成本更低且需要持久化保存的数据。未来的数据中心可能在 DRAM 和 NVMe 之间增加一个或多个 CXL 层级，使原本简单的“内存加 SSD”架构，变成包含本地 DDR、CXL DRAM、SCM、低延迟 Flash 和 NVMe SSD 的多级体系。

SSD市场受冲击，SATA/SAS战略地位下降

对 SSD 厂商而言，这一变化既带来压力，也带来新市场。部分过去依赖 NVMe SSD 承担的高速缓存或临时数据，有可能被 CXL DRAM 和存储级内存分流；低延迟 Flash、CXL SSD 和新型持久内存也可能进入更靠近 CPU 的层级。铠侠在 FMS 2026 上展示基于 XL-FLASH 的 CXL 内存扩展模块，正是在 DRAM 和 NVMe SSD 之间寻找新的性能与成本区间。

当 CXL 进一步提升服务器内存和数据访问效率后，高性能数据中心将更加集中于 PCIe、NVMe 和内存语义互连。SATA（Serial ATA）和 SAS（Serial Attached SCSI）可能继续退守冷数据、归档、传统磁盘阵列以及部分需要长期兼容性的企业市场。它们不会在短期内消失，但在 AI 服务器和新建高性能数据中心中的战略地位会继续下降。

CXL与NVLink专有互连的长期竞争主线

CXL 还将面对 NVLink 等专有互连技术的长期竞争。NVLink 和 NVSwitch 专注于 GPU 之间的高速通信，在英伟达（NVIDIA）AI 系统中已形成成熟的封闭生态。CXL 的优势在于开放和通用，可连接不同厂商的 CPU、加速器、内存和设备，但在极致带宽和延迟上暂时难以压过专有互连。NVLink 在大型 GPU 集群中的性能优势，会限制 CXL 在 GPU 内部互连场景中的应用空间。

未来更可能形成分工：NVLink 服务同一 AI 平台内部的高带宽 GPU 互连，CXL 负责 CPU、加速器、内存扩展设备和更广泛数据中心资源之间的开放连接。开放标准能否获得更多平台支持、专有协议能否保持性能领先，将成为 AI 互连市场长期存在的竞争主线。

CXL 控制器正在成为不同计算平台、内存介质和服务器系统之间的新入口。它短期内不会颠覆传统存储市场，却会改变产业价值的分配方式。过去市场关注谁能生产更快的内存和更大容量的 SSD；未来竞争将延伸到谁能连接这些介质、管理数据层级，并以更低成本把内存资源分配给最需要它的计算任务。

5. CXL技术常见问题解答（FAQ）

2026年CXL内存池化技术的主要应用场景是什么？

核心场景为AI大模型推理中的KV Cache存储与大容量内存需求。通过CXL将部分内存从服务器主板解放，进行扩展、分层和调度，解决高并发推理导致的内存容量与利用率瓶颈，减少为峰值负载预留的硬件投入。

CXL控制器（MXC）市场目前的竞争格局如何？

澜起科技、Astera Labs聚焦通用控制器市场，竞争CPU适配与DRAM兼容；Marvell将CXL与DPU、网络结合押注AI基础设施；Rambus等通过IP授权降低门槛。三星、SK海力士等存储原厂已转向采用第三方MXC方案以缩短上市周期。

CXL会取代HBM或NVMe SSD吗？

不会。CXL是一套互连与内存访问协议，不生产存储介质。它无法替代HBM的高带宽，但能缓解无限增加HBM容量的压力；它也不会取代NVMe SSD的大规模持久化存储功能，而是在DRAM和NVMe之间增加新的数据层级，推动多级内存架构成型。