三星与台积电工艺制程PK，10nm之后谁能引领市场？

2017 年 3 月，三星和台积电分别就其半导体制程工艺的现状和未来发展情况发布了几份非常重要的公告。三星表示，该公司有超过 7 万个晶圆加工过程都采用了第一代 10nm FinFET 工艺，未来这一数量还会继续增加，同时，三星还公布了未来的即将采用的工艺路线图。特别是，三星计划在未来将公布三个工艺，目前为止，我们对于这三个工艺均一无所知。

另一方面，台积电表示，采用其第一代 10nm 工艺的芯片将会很快实现量产，同时，台积电也表示，在未来几年，台积电将会陆续推出几项全新的工艺，这其中就包括将在 2019 年推出的首款 7nm EUV 工艺。

10 nm: 三星还在不断推进

众所周知，2016 年 11 月份，三星已经开始将 10LPE 制造技术应用到其生产的 SOC 中。这一制造技术与三星之前使用的 14LPP 工艺相比，将能够缩小 30%的晶片面积，同时能够降低 40%的功耗或者是提高 27%的性能（以同样的能耗）。到目前为止，三星已经用该技术加工量超过七万片 wafer，从这一过程中规可以大概估算出三星的技术（考虑到 10nm 的工艺生产周期为 90 天左右）。

同时，我们应当知道的是，三星目前还没有推出很多 10nm 工艺的产品：只有三星自己的 Exynos 系列和三星为高通代工的 835 芯片是使用了三星的 10nm 工艺。

除了以上产品之外，三星计划在 2017 年底量产采用第二代 10nm 工艺的芯片，也就是三星所说的 10LPP 工艺。未来，三星将会在 2018 年底推出采用第三代 10nm 工艺的芯片（10LPU）。去年，三星曾表示，10LPP 工艺比现有的 10LPE 工艺提高了 10%左右的性能，而 10LPU 工艺，具体细节目前还一无所知。

但是我们可以肯定的是 10LPU 工艺必然在性能，功耗和芯片面积上有所提升，但是具体在哪一方面会有巨大突破，目前还不甚明朗。

随着这一工艺的出现，三星也将会和 Intel 在 14nm 上推出三代不同的改进工艺一样，在 10nm 上推出三种不同的改进工艺。

不过值得注意的是，三星在 14nm 上并没有推出 14LPC 工艺的产品，那么我们可以猜测，在 10nm 上，三星也不会推出对应工艺的产品。

这是否以为着，三星推出的 10LPU 工艺主要针对的是超小型的、超低功耗的应用各种新兴应用呢，三星还没有给出确切的回答。

10nm: TSMC 已经准备好了

至于台积电，其 10nm 工艺（CLN10FF）已经有 12 和 15 两个工厂能够达到合格要求，其大规模量产大概时间为 2017 年下半年。预计未来这两个工厂每季度能够生产上万片芯片。台积电希望能够不断增加产能，计划在今年出货 40 万片晶圆。

考虑到 FinFET 技术冗长的生产周期，台积电想要提高 10nm 工艺的产能来满足其主要客户的芯片需求，还需要很长的产能爬坡时间。那么苹果如果想要使用采用这一工艺的芯片，为其今年九月或者是十月推出新手机进行大量备货，在前期还是非常困难的。

CLN10FF 技术与 CLN16FF+技术相比到底存在多少优势在台积电内部已经进行过多次讨论，该工艺明显是针对移动设备使用的 SOC 的，而不是为普通的芯片厂商准备的。在相同的功率和复杂性下，该工艺能够提高 50%的芯片密度。如果采用同一频率和复杂性，同时降低 40%的功耗，同样能够带来 20%的性能提升。

与三星不同的是，台积电并不打算在 10nm 工艺上推出多个改进型工艺。台积电预计在明年直接推出 7nm 工艺。

7nm 对于半导体制造工艺来说是非常重要的里程碑，吸引了很多设计者为之努力。

但是，台积电的野心明显不止于此，台积电未来还打算推出多种专门针对超小型和超低功耗应用的制造工艺。

超越 10nm 的台积电：7 nm DUV 和 7 nm EUV

如前所述，未来台积电的 7nm 工艺将会被应用到数百家公司的数以千计的不同的应用之中。

不过，台积电最初的计划并不是这样。台积电最初为 7nm 工艺设计了两个版本：一种是针对高性能应用的 7nm 工艺，一种是针对移动应用的 7nm 工艺。但是这两种工艺都需要采用浸没式光刻技术和 DUV 技术。经过多次尝试之后，台积电最终决定引入更加先进的制造工艺，将 EUV 技术引入 7nm 工艺中。这一方法可以说是从 GlobalFoundries 的制造工艺中得到的借鉴。

台积电的第一代 CLN7FF 预计将会与 2017 年第二季度进入试产阶段，今年晚些时候可能推出样片。而大规模的进行生产则需要等到 2018 年第二季度。所以，我们如果想要在产品中见到采用 7nm 工艺的芯片产品，至少需要等到明年下半年。

与 CLN16FF+相比，CLN7FF 工艺将会使得芯片制造上在相同晶体数量的情况下，整体的体积缩小 70%；而在相同的芯片复杂性情况下，将能够降低 60%的功耗或者是增加 30%的频率。

据了解，台积电未来推出的第二代 7nm 工艺(CLN7FF+)，将会引入 EUV 技术，这就要求开发生必须针对 7nm 工艺重新设计更多的 EUV 生产规则。改进后的工艺预计可能缩小 10-15~20%左右的晶圆面积，同时能够提高性能，降低功耗。

此外，与传统的生产设计工艺相比，使用 DUV 工具进行设计，能够极大的缩短生产周期。

台积电第二代 7nm 工艺(CLN7FF+)预计将于 2018 年第二季度进行试产，2019 年下半年能够量产面市。

事实上，三大代工厂商在 7nm 工艺节点上都将会是使用 EUV 技术。但是 ASML 和其他 EUV 设备上想要真的将 EUV 技术投入商业应用，至少还需要两年的时间。

虽然在某些方面 EUV 可以实现，但是要真的应用还需要等到 2019 年。但是，台积电和三星都已经在讨论第二代 EUV 工艺了，从目前的情况来看，代工厂商对于 EUV 厂商的未来的设备进度还是抱有非常大的信心的。

三星 10m 之后：8nm 和 6nm

三星的 7nm 制造技术被认为是该公司首个使用 EUV 光刻量产节点。据报道，量产时间会在 2019 年或之后，但是试产会在 2018 年系半年。但是在接下来的几年，一切会变得更加有趣。因为三星在 Roadmap 上公布了之前很少被提到的 8nm 和 6nm 制程。

三星官方表示，和现有的节点技术相比，这两个新技术将会提供更好的扩展性、性能和功耗优势，这就意味着新技术相比三星现在正在使用的 14nm 和 10nm 工艺性能更好是必然的。最重要的是，三星表示，8nm 和 6nm 节点会分别继承现有的 10nm 和 7nm 技术的优势。这就意味着 8nm 在一些关键层依旧使用 DUV 和多次曝光（三次或者四次，但三星方面并没有确认是否会用四次），而 6nm 则是三星的第二代 EUV 技术。

现在关于三星 8LPP 制造技术唯一确定的是他们会使用 DUV 制程技术去缩小 die 的尺寸（增加晶体管密度），同时拥有比 10LPP 更好的频率表现。考虑到新工艺对前任的技术技术，我们认为 8LPP 会在 2019 年带来更高性能的 SoC 生产。

由于三星计划在 2018 年下半年试产 7LPP，但直到 2019 年下半年前，还是没办法实现量产。需要提醒一下，三星现在都是在十月份开始其先进工艺的大规模量产，那么就意味着我们也许会在 2019 年秋天看到 7LPP 的大规模量产。但是 8LPP 会是三星当年更先进的工艺。三星并没有提及其 6nm 工艺的时间线，也没有透露太多关于此技术的信息。但我们可以肯定的是需要使用 ASML 的 EUV 工具（例如 NXE:3350B）去处理更多的图层，以求获得更好的 PPA。而据我们估计，真正的量产时间会在 2020 年之后。

在今年三月，三星只是简单提了一些他们的 10LPU、8LPP 和 6nm 制程技术，但他们并没有谈及太多技术，甚至连 PPA 的提升目标也没有讲到。增加了两个 DUV 技术节点（10LPU 和 8LPP）意味着到 2019 至 2021 年间，EUV 不会是所有应用的最好选择，这是非常合乎逻辑的。那么问题就回到，我们不知道 DUV 和 EUV 在 EUV 早期应该以一种怎么样的方式共存。

五月底，三星将会在美国举办 FAB 论坛，届时我们也许会有更多机会去了解三星在 FAB 方面的计划。但我们如果想得到更多关于这些新技术的细节，也许还需要多等几个月。

所以现在我们来讨论一下那些没那么先进的技术吧，每年使用这些技术的产品销量都会高达数亿颗。