Supplyframe Supplyframe XQ Datasheet5 芯耀 Findchips 与非AI
关注我们
设计助手
电子硬件助手 电子硬件助手
元器件查询 元器件查询

加入星计划，您可以享受以下权益：

  • 创作内容快速变现
  • 行业影响力扩散
  • 作品版权保护
  • 300W+ 专业用户
  • 1.5W+ 优质创作者
  • 5000+ 长期合作伙伴
立即加入

CXL

加入交流群
扫码加入
获取工程师必备礼包
参与热点资讯讨论
类型
新鲜 热门
不限时间
  • CXL连接全面赋能AI与车载算力提升，SmartDV CXL全栈IP加速相关芯片设计
    作者：北京华兴万邦管理咨询有限公司 商瑞 马华 在高性能计算、AI集群与汽车智能驾驶快速迭代的今天，处理器、内存、存储、加速器与协同（异构）计算单元之间的高速互联、缓存一致与低时延通信，已成为决定系统整体性能、可扩展性与可靠性的核心支柱。Compute Express Link®（CXL®）标准凭借开放、兼容、高性能的特性，致力于打破计算系统中的“内存墙”和“异构墙”，因而已从数据中心走向AI集群
    455
    06/04 10:36
    智能汽车 服务器
    CXL连接全面赋能AI与车载算力提升，SmartDV CXL全栈IP加速相关芯片设计
  • 信任不再被默认：SPDM 如何重新定义安全基础设施
    数据中心架构的每一次重大变革，都会将某些安全能力从“加分项”变为“必备项”。随着系统日益解耦、平台愈发模块化、固件交付越来越依赖网络，传统的信任假设不再成立。 硬件来自不同供应商，设备持续更新和替换，系统需要在漫长的运营生命周期内不断演进，而非保持一成不变。在此背景下，信任不能在启动时被假定，然后无限期地延续下去，而必须在从启动到运行的各个环节反复建立、核验确认。 这一转变正在推动安全协议与数据模
    379
    05/28 11:33
    FPGA 莱迪思
  • 三星CXL存储下半年送样，计划Q4量产
    三星电子正着手抢占 CXL 市场的先机——这是一种有望接替高带宽存储器（HBM）的新型存储芯片。 据半导体供应链内部消息人士透露，三星电子计划于今年第三季度向主要客户——主要是人工智能（AI）数据中心和服务器供应商——提供其 CXL 3.1 CMM-D 存储模组的样品，并定于第四季度初启动全面量产。 CXL（Compute Express Link）是一项新兴技术，被定位为 HBM 的接班人。它作
    1030
    05/14 22:31
    三星电子 存储芯片
  • CXL协议全景：一场内存革命，全球巨头现状分析
    CXL作为下一代数据中心的关键技术，旨在解决内存墙、资源孤岛和缓存不一致的问题，通过基于PCIe物理层的超级总线实现内存池化和资源共享。四大巨头Intel、AMD、英伟达、谷歌分别采取不同策略推动CXL发展，其中谷歌是最坚定的支持者。尽管面临延迟、生态和进度挑战，CXL仍被视为数据中心架构的重要革新，有望在未来成为标配架构。
    1893
    04/28 16:28
    CXL
  • PCIe、NVLink、CXL……谁才是芯片互联界的“真·海王”？
    本文探讨了当前异构计算中的互联技术现状及其发展趋势。首先介绍了传统的PCIe标准面临的瓶颈，特别是其在高频次的数据交换和一致性需求下的不足。接着详细阐述了NVIDIA的NVLink协议如何通过点对点直连通道解决了这些问题，并展示了其在不同架构下的带宽升级路径。随后，文章引入了Intel牵头的CXL开放标准，强调其通过复用PCIe物理层和电气标准，仅在上层增加一套针对低延迟一致性的优化协议栈，从而实现了开放性和高效性的平衡。
    3427
    04/17 13:08
    PCIE 异构计算
    PCIe、NVLink、CXL……谁才是芯片互联界的“真·海王”？
  • CXL协议：CSR寄存器介绍
    CXL CSR寄存器分为配置空间寄存器和memory map空间寄存器。配置空间寄存器主要用于发现和配置CXL功能，包括DVSEC ID Assignment、DOE Type Assignment和PCIe DVSEC for CXL Device。memory map寄存器位于6个区域内，包括RCD Upstream Port和RCH Downstream Port寄存器、Component寄存器、CXL.cache和CXL.mem寄存器等。访问memory map寄存器时，需要遵循特定的规则，例如32-bit寄存器应4字节访问，64-bit寄存器应8字节访问。
    4559
    2025/12/17
    寄存器 CXL
    CXL协议：CSR寄存器介绍
  • 利用CXL优化RAG推理效率
    本文探讨了如何利用CXL内存扩展器优化RAG推理效率，重点在于解决RAG技术中的内存挑战，并介绍了一种基于静态profiling的数据与负载分配优化方案。通过实验验证，在不同场景下，CXL内存扩展器显著提升了推理性能和资源利用率。未来研究将进一步探索动态数据放置策略以优化整体性能。
    889
    2025/11/12
    CXL RAG
    利用CXL优化RAG推理效率
  • 一文看懂CXL RAS特性
    CXL的RAS能力基于PCIe协议，支持链路CRC和Retry、链路重训练和恢复、ECRC、Data poison、Viral等特性。CXL定义了poison和viral两种错误遏制机制，用于处理可疑数据。CXL.cache和CXL.mem的隔离可通过Link Down或事务超时触发。平台必须在启动时使能viral，以防止错误传播。维护操作包括媒体维护和测试，设备通过事件记录通知系统软件或固件。错误注入机制允许系统验证和错误处理流程。
    2752
    2025/11/03
    PCIE CXL
    一文看懂CXL RAS特性
  • CXL复位、初始化和配置介绍
    本文介绍了CXL设备的启动和复位过程，涵盖了多种复位类型及其触发条件，详细阐述了系统复位、FLR复位、cache管理、CXL复位以及Global Persistent Flush（GPF）的概念。同时，还讨论了热插拔机制和软件枚举流程，强调了CXL设备在PCIe框架下的独特特性。
    2000
    2025/10/21
    CXL
  • 澜起科技向三星SK海力士送样！
    CXL（Compute Express Link）作为下一代AI内存技术，市场预计将迎来增长。澜起科技发布CXL 3.1控制器，三星电子和SK海力士为其主要客户。CXL技术能够大幅提高内存容量和速度，与HBM共同推动AI时代的内存发展。尽管当前CXL 2.0产品需求不足，但CXL 3.0及其后续版本有望大幅提升市场竞争力，预计全球CXL市场规模将从2022年的170万美元增长至2028年的150亿美元。
    3276
    2025/09/08
    CXL 澜起科技
    澜起科技向三星SK海力士送样！
  • 让高性能计算芯片设计与CXL规范修订保持同步
    作者：Ettore Giliberti，SmartDV Technologies资深应用工程师 在当今的高性能计算领域，确保处理器、存储和加速器之间快速可靠的通信对系统性能和可扩展性至关重要。因此，就诞生了Compute Express Link®（CXL®）标准：其目标是实现一致的内存访问、低延迟的数据传输，以及不同先进架构之间的无缝互操作性。 作为CXL联盟的活跃成员，SmartDV Tech
    853
    2025/09/04
    数据传输 CXL
    让高性能计算芯片设计与CXL规范修订保持同步
  • 中央+区域通信拓扑研究：引入光纤以太网、10G+SerDes、CXL等先进通信接口
    佐思汽研发布了《2025年下一代中央+区域通信网络拓扑及芯片行业研究报告》。汽车电子电气架构正向"中央计算+区域控制"架构演进，中央计算平台负责高算力任务，而区域控制器则负责执行具体的控制功能。
    4227
    2025/08/11
    以太网 CXL
    中央+区域通信拓扑研究：引入光纤以太网、10G+SerDes、CXL等先进通信接口
  • CXL事务层 -- CXL.io/cache/mem介绍
    CXL是基于PCIe 5.0的物理层发展而来的，CXL支持三种类型的协议，分别为CXL.io、CXL.cache和CXL.memory。本文主要介绍CXL的事务层，包括CXL.io事务层、CXL.cache事务层和CXL.mem事务层，如下图所示。
    4135
    2025/07/14
    芯片架构 CXL
    CXL事务层 -- CXL.io/cache/mem介绍
  • 大厂们又看到了一个新机会：CXL
    前几天写了一个关于新协议技术的文章，大家反响不错，那今天再写一个新协议。协议技术的本质，其实是翻译。举一个极端情况，如果所有设备都说同样的「语言」，那就压根不需要这么多复杂的协议了。从这个角度来看，对协议的定义，其实是对话语权的定义。
    3149
    2025/06/17
    CXL
    大厂们又看到了一个新机会：CXL
  • CXL协议——总体架构介绍
    CXL的全称是Compute Express Link，是一种在PCIe物理层上构建的缓存一致性系统。2019年3月，英特尔牵头颁布了CXL开放互连技术和CXL 1.0规范，旨在解决数据中心内存扩展和性能瓶颈问题。CXL现在已经有几十家的会员，目前CXL协议的版本有1.0/1.1、2.0和3.0/3.1，CXL官网为https://www.computeexpresslink.org/ 。
    1.6万
    2025/06/06
    CXL
    CXL协议——总体架构介绍
  • CXL 高速互联：破解 AI 时代“内存墙”新途径，你知道多少！
    紧跟技术热点和行业方向，很多芯片设计大厂都在招聘高速互联，Link，片间互联等技术人才，这篇文章简单介绍一下CXL技术。
    2555
    2025/02/07
    CXL 高速互连
    CXL 高速互联：破解 AI 时代“内存墙”新途径，你知道多少！
  • CXL破茧而出，存储大厂成资深玩家
    曾几何时，数据如同汹涌的潮水，以指数级的速度在我们的数字世界里泛滥。从巨型数据中心到小小的个人电脑，都被卷入了这场数据洪流之中....此时，数据的心脏“芯片”，演绎着一轮又一轮技术之战。本文的主角CXL高速互联技术，正是从这片“混乱”的数据海洋中，开辟出一条崭新的航道，使得不同类型的芯片可以实现更加紧密地协同工作，从而成为推动计算领域变革的关键力量。
    2338
    2024/12/18
    存储厂商 CXL
    CXL破茧而出，存储大厂成资深玩家
  • 2024年，CXL 2.0加速到来
    数据处理的增加、虚拟化的广泛使用以及内存中计算的增加，使得服务器对CPU附加内存的需求呈指数级增长。人工智能、机器学习、大数据和分析等现代工作负载加剧了数据中心管理人员面临的内存挑战。训练大型语言模型（LLM），如GPT-4、Llama 2和PaLM 2需要大的内存容量和计算能力。
    1608
    2024/12/04
    CPU CXL
    2024年，CXL 2.0加速到来
  • FPGA巨头自适应SoC加速水平再创新高，三大创新突破
    AMD推出第二代Versal Premium系列自适应SoC，旨在面向各种工作负载提供最高水平系统加速。这是FPGA行业首款在硬IP中采用CXL 3.1、PCIe Gen6并支持LPDDR5存储器的器件。
    1269
    2024/11/20
    人工智能 FPGA
  • 新品发布 | 研华新一代CXL 2.0内存，数据中心效率大革新！
    研华科技宣布推出新一代SQRAM CXL 2.0 Type 3 内存模块。Compute Express Link (CXL) 2.0 是内存技术的下一代进化产品，可通过高速、低延迟的互连实现内存扩展和加速，满足大型 AI 训练和高性能计算集群的需求。 CXL 2.0 建立在 CXL 规范的基础上，引入了内存共享和扩展等高级功能，使异构计算环境中的资源利用效率更高，在当今高性能计算领域引起了广泛关
    694
    2024/10/30
    数据中心 服务器
    新品发布 | 研华新一代CXL 2.0内存，数据中心效率大革新！

正在努力加载...

热门作者 换一换
相关标签