Supplyframe Supplyframe XQ Datasheet5 Component Search Engine Findchips bom2buy Siemens Xcelerator
关注我们
扫码关注
获取工程师必备礼包
板卡试用/精品课
设计助手
电子硬件助手 电子硬件助手
元器件查询 元器件查询

加入星计划，您可以享受以下权益：

  • 创作内容快速变现
  • 行业影响力扩散
  • 作品版权保护
  • 300W+ 专业用户
  • 1.5W+ 优质创作者
  • 5000+ 长期合作伙伴
立即加入

DDR

加入交流群
扫码加入
获取工程师必备礼包
参与热点资讯讨论

德意志民主共和国（德语：Die Deutsche Demokratische Republik，德文缩写：DDR），简称民主德国，俗称“东德”，是1949年10月7日到1990年10月3日期间存在于欧洲中部的社会主义国家。首都为柏林（东柏林），实行社会主义制度和计划经济体制，是华沙条约组织和经济互助委员会的成员国。民主德国的国土面积为107,771（一说：108,333或108,178）平方公里，东部是波兰人民共和国，东南部与捷克斯洛伐克社会主义共和国接壤，西部与德意志联邦共和国（西德）相邻，北部为波罗的海。民主德国是第二次世界大战结束后，在纳粹德国的苏联占领区基础上建国。首都柏林（东柏林）是在纳粹德国首都柏林的苏联占领区范围上成立。民主德国成立初期面临着严重的人口外逃问题，在20世纪50年代有大约270万居民由于政治或经济因素非法越境到联邦德国。1961年，民主德国政府沿着西柏林边境修建

德意志民主共和国（德语：Die Deutsche Demokratische Republik，德文缩写：DDR），简称民主德国，俗称“东德”，是1949年10月7日到1990年10月3日期间存在于欧洲中部的社会主义国家。首都为柏林（东柏林），实行社会主义制度和计划经济体制，是华沙条约组织和经济互助委员会的成员国。民主德国的国土面积为107,771（一说：108,333或108,178）平方公里，东部是波兰人民共和国，东南部与捷克斯洛伐克社会主义共和国接壤，西部与德意志联邦共和国（西德）相邻，北部为波罗的海。民主德国是第二次世界大战结束后，在纳粹德国的苏联占领区基础上建国。首都柏林（东柏林）是在纳粹德国首都柏林的苏联占领区范围上成立。民主德国成立初期面临着严重的人口外逃问题，在20世纪50年代有大约270万居民由于政治或经济因素非法越境到联邦德国。1961年，民主德国政府沿着西柏林边境修建收起

查看更多
类型
新鲜 热门
不限时间
  • 赛昉基于RISC-V的JH-7110智能视觉处理平台采用了芯原的显示处理器IP
    赛昉基于RISC-V的JH-7110智能视觉处理平台采用了芯原的显示处理器IP
    芯原可扩展且灵活的DC8200 IP可提供显示设备自适应能力和高质量显示效果，赋能沉浸式视觉体验 芯原股份（芯原，股票代码：688521.SH）今日宣布赛昉科技（简称“赛昉”）基于RISC-V架构的量产SoC昉·惊鸿-7110（JH-7110）采用了芯原的显示处理器IP DC8200。该SoC具有高性能、低功耗和高安全性的特点，为云计算、工业控制、网络附加存储（NAS）、平板电脑、人机界面（HMI
    1195
    03/21 15:30
    DDR 赛昉科技
  • 2024年，存储新技术DDR、HBM等大放异彩！
    2024年，存储新技术DDR、HBM等大放异彩！
    迈过2023年的经济逆风行业下行周期，2024年存储市场起势，存储芯片价格上涨。为了适配近两年人工智能热浪需求，存储新技术革新步伐加速，DDR、LPDDR、GDDR新技术在2024年迎来放量周期；HBM加速迈进，HBM3/HBM3e持续突破，有望带动存储市场迸发新的活力。
    1733
    03/17 08:25
    HBM 存储技术
  • 服务器（DDR电源）
    MPS的控制器和稳压器以效率为先，同时保持较低的整体系统成本；其散热管理专为高密度、高耗电的服务器而开发，能够节省能源并优化输出。MPS专有的Intelli-PhaseTM技术可维持并提高每个新设计的性能。这些可扩展的解决方案还提供了热插拔功能和先进的FET技术，可帮助简化设计并实现节省空间的封装。
    2297
    01/22 09:37
    电源 DDR
  • DDR终端匹配电阻的长度多少合适？
    DDR终端匹配电阻的长度多少合适？
    上次我们对不加端接电阻和加端接电阻之后的仿真结果做了分析之后我们得出在DDR采用菊花链拓扑结构的时候是需要加端接电阻的，这次我们看看DDR末端的端接电阻距离最后一片DDR远一点效果好一些还是近一点效果好一些。本次采用的案例依旧是我们上期的DDR3一拖八正反贴菊花链拓扑结构。
    2446
    2023/12/28
    电阻 DDR
  • DDR拓扑结构的详细解析
    DDR拓扑结构的详细解析
    在进行多片DDR设计的时候，通常DDR会存在拓扑结构，下面我们将详细介绍一下各种拓扑结构的区别以以及应用场景。首先我们先介绍一下，当只存在一片DDR的时候通常是采用点对点的连接方式，点对点的布线方式优点是结构简单，阻抗以及时序容易控制，适合高速率双向传输。
    2604
    2023/12/26
    DDR 拓扑结构
  • DDR加终端匹配电阻和不加信号质量的区别
    DDR加终端匹配电阻和不加信号质量的区别
    DDR采用菊花链拓扑结构时，由于信号传输线较长通常需要在DDR末端加上终端匹配电阻，端接的方式有很多，但是都是为了解决信号的反射问题，通常为了消除信号的反射可以在信号的源端或者终端进行解决，在源端处消除反射是采用电阻串联的方式，在终端处消除反射是采用电阻并联的方式（还有很多种端接），今天我们一起来看一下在采用菊花链拓扑结构时，末端加匹配电阻和不加匹配电阻时信号的质量有多大的区别。
    2359
    2023/12/25
    电阻 DDR
  • DDR模块电路的PCB设计建议
    DDR模块电路的PCB设计建议
    RK3588 DDR 控制器接口支持 JEDEC SDRAM 标准接口，原理电路16位数据信号如图8-1所示，地址、控制信号如图8-2所示，电源信号如图8-3所示。电路控制器有如下特点：
    4204
    2023/09/19
    pcb设计 电路设计
  • Hailo AI视觉处理器采用芯原ISP和VPU，赋能智慧监控摄像头
    Hailo AI视觉处理器采用芯原ISP和VPU，赋能智慧监控摄像头
    芯原股份（芯原，股票代码：688521.SH）今日宣布以色列人工智能（AI）芯片制造商Hailo在其Hailo-15™高性能AI视觉处理器产品系列中，采用了芯原的图像信号处理器（ISP）IP ISP8000L-FS和视频处理器（VPU）IP VC8000E。这两款被采用的IP使Hailo创新的AI解决方案能够在广泛的应用中得到高效的实施部署，并缩短相关上市时间和降低工程成本。
    2951
    2023/09/12
    人工智能 DDR
  • AI时代，服务器内存转向GDDR
    AI时代，不断增长的服务器芯片算力，激发了对内存性能的全新需求。GDDR内存正逐步成为CPU+GPU架构服务器的新宠。 ChatGPT出现后，科技巨头纷纷下注AI，不同领域的AI大模型你方唱罢我登场。在AI狂欢的背后，服务器芯片算力与通信需求也在不断攀升。然而以CPU为主的串行处理架构已经不能满足 AI 时代的算力需求，CPU+GPU架构的服务器占有率正逐步提高。不过，在算力向前狂奔时，“内存墙”
    6202
    2023/05/29
    与非观察 服务器
  • Rambus GDDR6 PHY 赋能AI服务器
    内存，对于装机爱好者来说已经再熟悉不过了。它是计算机的重要部件，用于暂时存放CPU中的运算数据，以及与硬盘等外部存储器交换的数据。简单来说，内存就是CPU的“草稿纸”，负责将CPU这个大脑暂时用不到的数据存放起来，以备随时取用。这种将数据放在CPU外暂存的结构被称为“冯·诺依曼结构”。即使将CPU升级为服务器级别，其数据交换方式仍旧是这样。 不过，随着AI时代来临，服务器核心的算力越来越高，它与内
    5182
    2023/05/23
    与非观察 服务器
  • 芯和半导体在DesignCon2023大会上发布新品Notus，并升级高速数字解决方案
    芯和半导体在近日举行的DesignCon 2023大会上正式发布了针对封装及板级的信号完整性、电源完整分析和热分析的全新EDA平台Notus。本届DesignCon大会在美国加州的圣克拉拉会展中心举办，从1月31日到2月2日，为期三天。 Notus平台基于芯和半导体强大的电磁场和多物理仿真引擎技术，为设计师提供了一种更加高效且自动的方式，满足在信号完整性、电源完整性和热分析方面的设计需求。Notu
    1460
    2023/02/02
    eda DDR
  • 接口IP：值得重视的新力量
    从集成电路产业构成来看，IP属于底层技术，非常关键。值得一提的是，通常留给设计者完成热门IC设计的周期一般只有3个月，但IC的复杂度以每年55%的速率递增，设计能力每年仅提高21%，因此，IP的复用可以大大节约时间。 数据显示，去年全球50亿美元的IP销售额带动了5000亿美元的全球半导体销售额，换言之每1美元的IP支出能够带动和支撑100倍价值的芯片市场。从市场价值来看，IP的全球市场规模约为5
    1703
    2022/12/31
    DDR 接口IP
  • 芯动科技高性能计算“三件套”IP解决方案行业领先，满足新一代SoC带宽需求
    云服务、高性能计算等高端芯片都离不开底层IP的加持，其中尤以DDR技术、Chiplet、高速 SerDes为重中之重。面向HPC常用的CPU/GPU/DPU/NPU等高算力SoC场景，芯动科技推出以高性能计算“三件套”为核心的共性IP平台。
    1383
    2022/09/26
    数字化 DDR
  • 这场DRAM技术困局谁来破？
    据全球半导体观察不完全统计，由DRAM与NAND Flash所主导的传统存储市场规模已超过1600亿美元，其中最大的内存细分市场DRAM，正逼近当前技术材料和工艺使用的基本物理极限。
    2770
    2022/08/26
    dram DDR
  • 贸泽电子《PCB设计大师课》第二十五集 PCIE PCB设计
    贸泽电子《PCB设计大师课》第二十五集 PCIE PCB设计
    PCB是产品设计的“地基”，小到元器件布局、金属连线和通孔布局，大到电磁保护、热耗散等因素的考量。
    1450
    2022/08/15
    贸泽电子 pcb设计
  • 贸泽电子《PCB设计大师课》第二十四集 DDR高级时序约束
    贸泽电子《PCB设计大师课》第二十四集 DDR高级时序约束
    PCB是产品设计的“地基”，小到元器件布局、金属连线和通孔布局，大到电磁保护、热耗散等因素的考量。
    833
    2022/08/08
    贸泽电子 PCIE
  • 贸泽电子《PCB设计大师课》第二十三集 DDR 电路拓扑
    贸泽电子《PCB设计大师课》第二十三集 DDR 电路拓扑
    PCB是产品设计的“地基”，小到元器件布局、金属连线和通孔布局，大到电磁保护、热耗散等因素的考量。
    854
    2022/08/01
    贸泽电子 pcb设计
  • 灿芯半导体推出两项创新技术用于DDR物理层
    一站式定制芯片及IP供应商——灿芯半导体日前宣布推出用于高速DDR物理层中的Zero-Latency （零延迟）和True-Adaptive（真自适应）两项技术。
    517
    2022/07/07
    DDR 灿芯半导体
  • 国微感知发布第二代压力分布测量系统
    国微感知发布的第二代压力分布测量系统，采用自主研发的压力3D网格技术以及核心专利算法，可满足各类型压力分布测量需求。
    507
    2022/06/09
    美通社 DDR
  • 全球领先的芯动DDR接口技术荣获“硬核中国芯”最佳IP产品
    2021年12月28日，在第三届硬核中国芯领袖峰会上，芯动科技凭借全球顶尖的全系高端DDR存储接口解决方案，成功斩获“硬核中国芯”2021年度最佳IP产品。
    917
    2021/12/31
    DDR 芯动科技

正在努力加载...

与非星榜
相关标签