Supplyframe Supplyframe XQ Datasheet5 芯耀 Findchips 与非AI
关注我们
设计助手
电子硬件助手 电子硬件助手
元器件查询 元器件查询
EN / 中文

加入星计划，您可以享受以下权益：

  • 创作内容快速变现
  • 行业影响力扩散
  • 作品版权保护
  • 300W+ 专业用户
  • 1.5W+ 优质创作者
  • 5000+ 长期合作伙伴
立即加入

cache

加入交流群
扫码加入
获取工程师必备礼包
参与热点资讯讨论

Caché，是 一种后关系型数据库。能并发访问同一数据的数据库技术。

Caché，是 一种后关系型数据库。能并发访问同一数据的数据库技术。收起

查看更多
类型
新鲜 热门
不限时间
  • CPU cache维护指令——DC、IC
    ARM AArch64指令集中的IC和DC指令分别用于指令缓存和数据缓存的维护操作，包括无效、清理、清零和清洁失效等。它们支持不同范围的缓存操作，并且具有多种操作码组合。此外，介绍了PoC、PoU和PoP概念及其在ARM架构中的作用。
    443
    09/04 08:50
    CPU ARM架构
  • 一文聊透KV Cache：大模型推理‘提速几十倍’的刚需技术
    文章介绍了KV Cache的概念及其在大模型中的作用。首先解释了标记、嵌入和位置编码的基础概念，然后详细讲解了解码器模型的工作原理，特别是注意力机制的作用。接着，文章深入探讨了KV Cache如何通过缓存已计算的K和V向量来提高推理效率，从而显著降低时间复杂度。尽管KV Cache会占用更多的显存，但它大大提升了推理速度，使得大模型能够高效运行。
    1439
    03/31 09:51
    AI推理 cache
    一文聊透KV Cache：大模型推理‘提速几十倍’的刚需技术
  • STM32U5 USB Hub 连接 U 盘读写不稳定问题解决方案：DMA 与 Cache 优化实战
    在 STM32U5 系列 MCU 的 USB Host 应用中，通过 Hub 扩展 U 盘接口是工业控制、消费电子等场景的常见需求。然而，不少开发者会遇到 “小量数据读写正常，大量数据（如 1G）连续写入时随机失败” 的疑难问题 —— 这一现象在通过 Hub 连接 U 盘时尤为突出，直连则无异常，给产品稳定性带来极大挑战。本文基于 ST 官方技术文档 LAT1511（Rev 1.0），从问题定位、复现验证、根源分析到落地优化，全面拆解该问题，提供可直接复用的解决方案与核心开发经验。
    1603
    2025/12/22
    DMA STM32U5
  • 一文看懂CPU cache的基本原理
    CPU cache主要是为了解决CPU与内存之间的速度不匹配问题。CPU cache一般分为多级，例如L1、L2、L3 cache等。越靠近CPU的cache，速度越快，成本越高，容量越小。L1 cache一般包括指令cache (I-Cache)和数据cache(D-Cache)，它们的原理基本一样，但是D-Cache需要读取和写入，而I-Cache只会被读取，不会被写入，因此D-Cache更复杂一些。
    6505
    2025/05/09
    CPU cache
    一文看懂CPU cache的基本原理
  • 万字整理内存管理之Cache
    如果CPU需要将一个变量（假设地址是A）加1，一般分为以下3个步骤：CPU 从主存中读取地址A的数据到内部通用寄存器 x0（ARM64架构的通用寄存器之一）；通用寄存器 x0 加1；CPU 将通用寄存器 x0 的值写入主存。
    710
    2022/11/23
    内存管理 cache
  • CPU体系结构之cache小结
    CPU缓存（Cache Memory）位于CPU与内存之间的临时存储器，它的容量比内存小但交换速度快。在缓存中的数据是内存中的一小部分，但这一小部分是短时间内CPU即将访问的，当CPU调用大量数据时，就可避开内存直接从缓存中调用，从而加快读取速度。
    389
    2022/07/20
    CPU cache
  • L1和L2 CPU Cache为何如此重要？
    Cache（高速缓存）的发展是计算历史上最重要的事件之一。
    474
    2021/09/24
    CPU 缓存
  • 固态硬盘中的“点睛之笔”——SLC Cache
    在之前的科普中有聊到，SLC虽然在容量上和成本上具有劣势，但是在写入速度上却有着一定的优势。为了使固态硬盘容量可以做的更大，并且让价格更加亲民，目前主流的零售固态硬盘大多数都采用了TLC或者是QLC。
    109
    2021/09/09
    智能化 硬盘
  • Cortex-M7内核的Cache是如何提升访问效率的？且看硬核实测
    针对这种不连续Flash地址空间频繁访问低效情况，ARM Cortex-M7内核给出了解决方案，那就是L1 Cache技术，今天痞子衡就来继续测一测开启L1 Cache下的Flash AHB读访问情形（本文主要针对D-Cache）。
    111
    2021/05/10
    flash Cortex-M7
  • DPDK技术栈在电信云中的最佳实践（1）
    DPDK是一个技术栈，主要用于Intel架构的服务器领域，其主要目的就是提升x86标准服务器的转发性能。因此，本文只重点介绍DPDK平台部分技术在电信云中的最佳实践。
    82
    2021/04/20
    X86架构 cache
  • ARM存储器之：高速缓冲存储器Cache
    当第一代RISC微处理器刚出现时，标准存储器元件的速度比当时微处理器的速度快。很快，半导体工艺技术的进展被用来提高微处理器的速度。标准DRAM部件虽然也快了一些，但其发展的主要精力则放在提高存储容量上。
    2013/09/30
    Arm 存储器
  • 缓冲区buffer和缓存cache的区别有哪些
    在计算机科学领域中，缓冲区（Buffer）和缓存（Cache）是两个常见的术语，用于优化数据传输和访问速度。尽管它们在功能上有些相似，但它们之间存在着明显的区别。本文将探讨缓冲区和缓存的定义、特点及其区别。
    993
    2025/11/22
    缓存 cache
  • 缓冲区buffer和缓存cache的区别
    缓冲区（Buffer）： 定义：缓冲区是用于临时存储数据的内存区域，通常用于调整数据传输速度不匹配的情况。 功能：主要作用是平衡生产者和消费者之间的速度差异，允许数据在不同速率之间进行传递。 应用：用于网络数据传输、文件读写、I/O操作等场景中，以减少延迟、提高效率。 特点： 数据在缓冲区中暂时存储，等待进一步处理。 可以利用缓冲区来减少系统的繁忙程度，提高整体性能。 缓存（Cache）： 定义：
    1041
    2025/06/10
    cache
  • Cache读写原理
    在计算机体系结构中，Cache是一种用于加速数据访问速度的高速缓存内存，位于CPU和主存之间。Cache的读写操作遵循以下基本原理： 1. Cache读取原理： 命中（Hit）：当CPU需要访问数据时，首先会检查Cache中是否存在该数据，如果在Cache中找到了需要的数据，则发生Cache命中，CPU直接从Cache中读取数据，避免了访问主存的延迟。 失效（Miss）：如果CPU在Cache中未
    1171
    2025/01/16
    读写器 cache
  • cache中存放的是什么 手机cache可以删除吗
    Cache指的是高速缓存，它是计算机系统所使用的一种优化技术。在Web浏览器和移动App中，cache通常用来缓存静态资源，比如图片、CSS样式表等，以便于下次更快地加载页面或应用程序。
    619
    2021/06/09
    cache

正在努力加载...

热门企业 换一换
相关标签