芯耀
与非AI
333
前面写了十几篇器件选型笔记，从PHY到变压器、从RJ45到防护器件，几乎覆盖了以太网接口的所有物料。但在实际项目中，选对了器件只成功了六成，剩下四成全靠Layout。变压器下面的地要不要挖空、PHY到变压器的差分线能不能跨分割、防护器件的接地脚走多粗、RJ45屏蔽壳接机壳地还是数字地——这些问题每一个都可能让前面的选型工作前功尽弃。本文把我这几年在以太网接口Layout上踩过的坑和总结的实践要点整理成七个核心原则，配合沃虎电子（VOOHU）的器件封装特点，形成一份可复用的Layout检查清单。
Layout前必须想清楚的三个架构问题
以太网接口Layout的七个实践要点
要点一：PHY到变压器的差分线阻抗连续，不要跨分割
PHY芯片到变压器初级侧的差分对是高速信号路径，必须严格控制100Ω差分阻抗。这段走线最怕跨分割——如果参考平面在这段路径上不连续，阻抗会突变，导致回波损耗恶化。我的做法是在这一整段路径下方保持完整的地平面，不打孔、不开槽。差分线宽度和间距按照板厂的阻抗控制要求计算，通常4mil线宽、4mil间距在FR4上接近100Ω。长度控制在25mm以内，越短越好。
要点二：变压器到RJ45的走线，共模电感的摆放位置有讲究
变压器次级到RJ45座子的走线承载的是已经隔离和耦合后的信号，这段走线的共模噪声已经大大降低，但长度通常比PHY到变压器那段要长。如果这段走线超过15mm，我会在变压器和RJ45之间串一颗共模电感，比如WHAC-3225B-220U0，并把它尽量靠近RJ45座子放置。原因是：共模噪声通常从线缆侧耦合进来，CMC放在靠近接口的位置，能在噪声进入变压器之前先滤掉一波，减轻变压器的共模抑制负担。
要点三：变压器中心抽头的接地与Bob-Smith电路
变压器的中心抽头通常需要通过Bob-Smith电路接地——一个75Ω电阻串联一个高压电容（通常1000pF/2kV）到机壳地。这个电路的作用是为共模噪声提供一个低阻抗的泄放路径，同时阻止直流环路。Layout时，电阻和电容尽量靠近变压器中心抽头引脚，走线短粗。四口变压器的每个端口中心抽头是独立的，每路都要有独立的Bob-Smith电路，不要共用。
要点四：防护器件的布局顺序——先GDT后TVS
浪涌防护的器件布局要遵循“能量先经过泄放器件，再经过箝位器件”的原则。从RJ45接口进来的走线，先遇到GDT（如WHGT090V1P0A），然后经过退耦元件（可选），再到TVS或ESD器件。GDT要放在最靠近接口的位置，因为它的响应速度比TVS慢，需要先被浪涌触发。TVS放在变压器次级侧，保护PHY的敏感引脚。这个顺序不能反，否则TVS扛不住大能量先牺牲，GDT还没来得及动作。
要点五：多层板的层叠设计——关键信号层要有完整参考
以太网差分对需要一个完整的参考平面。四层板我通常这样叠：TOP（信号+器件）→ GND（完整地平面）→ PWR（电源平面）→ BOTTOM（信号）。PHY到变压器、变压器到RJ45这两段关键差分对都走在TOP层，以第二层GND为参考。六层板可以更灵活，但核心原则不变：高速信号层的相邻层必须是完整的地平面。不要在差分对下方走其他信号线或电源线。
要点六：PHY芯片的地分割与单点接地
PHY芯片同时连接数字电路（MAC接口）和模拟电路（线缆接口），内部的地通常已经做了分割。Layout时要配合芯片内部的地分割，把数字地和模拟地在PHY芯片下方单点连接。不要在PHY芯片下方随意铺地铜皮然后到处打过孔，这样会把数字噪声引入模拟地。参考PHY芯片的Layout指导文档，通常会有推荐的地分割方案。
要点七：LED走线和高速差分线保持距离
RJ45座子上的LED指示灯走的是低频信号，但因为从面板引到PCB上，走线可能很长，容易成为天线辐射或接收干扰。LED走线不要和以太网差分对平行走线，至少保持3mm以上的间距。如果LED走线需要跨层，尽量走内层，避免在TOP层和高速信号平行。带弹片的座子（如SYT561188HWA3DY1027）弹片脚是接地脚，Layout时连到机壳地，不要让它悬浮。
Layout检查清单速查表
（以下清单适用于百兆和千兆以太网接口，万兆及以上需更严格的设计规范）
| 检查项 | 要点 | 常见错误 | 建议标准 |
|---|---|---|---|
| 差分阻抗 | PHY到变压器、变压器到RJ45 | 跨分割、线宽不匹配 | 100Ω±10% |
| 走线长度 | PHY到变压器 | 超过30mm且无补偿 | ≤25mm |
| 变压器底部挖空 | 环形变压器 | 铺完整铜皮 | 挖空所有层地铜皮 |
| 屏蔽壳接地 | RJ45金属屏蔽壳 | 接数字地 | 接机壳地，低阻抗 |
| 防护器件接地 | GDT/TVS接地走线 | 细长走线串联 | 宽≥1mm，长≤5mm |
| Bob-Smith电路 | 75Ω+1000pF/2kV | 多个端口共用一个电路 | 每端口独立电路 |
| LED走线 | 与差分对隔离 | 平行走线无间距 | 间距≥3mm |
*以上检查清单可在Layout Review阶段逐项核对，每一项都可能在EMC测试中体现为超标或合格。
好的Layout不是玄学，是一系列工程细节的积累。以太网接口的PCB设计涵盖了阻抗控制、隔离分区、地线设计、防护布局多个维度，每一个细节都有背后的电磁场原理在支撑。以上这七个要点，是我在几十次Layout Review和EMC整改中反复验证过的，配合沃虎的变压器和连接器件封装特点，形成了一套相对成熟的设计规范。
