Rambus推出DDR5-9600客户端芯片组，为下一代AI PC重构内存时序与供电

随着生成式AI工作负载从云端下沉至PC端侧，本地推理对内存带宽与容量的需求正在以前所未有的速度攀升。

当DDR5数据传输速率跨越6400 MT/s的门槛后，传统的无缓冲内存模块已难以维持可靠的时序裕量。Rambus近期发布的第二代客户端芯片组，正是针对这一技术拐点给出的系统级答案。

图 | DDR5 9600客户端内存模块芯片组；图源：Rambus

该芯片组面向CUDIMM、CSODIMM及CQDIMM形态，核心数据传输速率覆盖8000至9600MT/s，而实现这一提升的关键组件是第二代客户端时钟驱动器CKD02。

在同步内存接口中，速率越高，时序控制就越困难。电源噪声引起的抖动、信号之间的串扰，以及传输过程中的信号衰减，都会让时序变得不确定。这些误差在每一个比特的传输时间窗口中所占的比例越来越大，留给系统正确采样的余地也就越来越小。

因此，CKD02的作用不是简单放大时钟信号，而是从主机接收时钟后重新生成，并分配干净的时钟给模块上的各个DRAM颗粒，从而在更高频率下恢复时序的稳定性。

相比上一代CKD支持的7200 MT/s，CKD02将频率范围整体提升，同时有效控制了抖动，满足高速传输的时序要求。

与CKD02配合的电源管理IC PMIC5120针对高速、大容量客户端模块的电流需求做了优化，转换效率超过JEDEC标准，减少了供电环节的功率损耗。而SPD集线器则集成了温度传感器，通过I2C或I3C总线提供非易失性配置存储和双向重驱动功能。

这三个组件共同构成完整的客户端内存芯片组，模块制造商无需从多家供应商分别采购并自行匹配兼容性。

从技术演进来看，CKD的引入本身就是JEDEC对信号完整性问题的制度化回应。当速率超过6400MT/s，无缓冲模块上时钟信号从主机到各DRAM的路径差异会导致相位漂移，数据返回CPU时的采样窗口急剧变窄。而CKD可将时钟恢复和分发功能转移到模块本地，相当于在模块层面重新建立了时序参考平面。

从产品侧来看，Rambus的第二代产品CKD02进一步提升了这一架构所能支撑的频率上限，使客户端平台能够获得接近服务器级别的内存带宽密度。

在笔记本电脑领域，LPCAMM2模块采用了不同的芯片组组合：PMIC5200针对LPDDR5X的电压轨做了优化，搭配相同的SPD集线器，最高可支持10666MT/s。这种可维护的模块化形态首次将LPDDR5X引入到客户端市场，在带宽和功耗效率之间提供了不同于CUDIMM的权衡选择。

图 | Rambus客户端计算芯片组产品；图源：Rambus

当然，随着AI PC的本地模型参数规模持续增长，内存子系统面临的已不仅仅是容量和带宽的挑战。因此，此次Rambus提供完整芯片组的价值不仅体现在技术上，也体现在商业层面。内存模块的认证过程非常复杂，涉及信号完整性、电源完整性、热管理等多方面的联合调试。由单一供应商提供经过预兼容验证的PMIC、CKD和SPD集线器，可以降低客户在开发阶段的不确定性，缩短从设计到量产的周期。对于正在调整产品定位以对冲DRAM颗粒涨价压力的PC厂商来说，这在实际的供应链管理中也具有意义。

从演进路径来看，LPDDR5X已经实现了10.7 Gbps的速率，说明DRAM接口本身具备进一步推高的潜力。但要在AI PC领域真正突破10GT/s，并保证系统级可靠性，业界可能还需要在模块架构、时钟方案、供电设计乃至封装形式上做出新的迭代。

而Rambus目前的芯片组覆盖了JEDEC为DDR5和LPDDR5客户端模块定义的全生命周期速率范围，为未来一到两年的性能需求预留了空间。