SK海力士押注CPO，英伟达算力狂飙：AI越往上卷，时钟越不能乱

最近AI硬件圈有两条消息值得放在一起看。SK海力士正在推进CPO（共封装光学）路线，试图把光互连进一步靠近内存接口；英伟达则继续扩大AI基础设施投入，数据中心业务和单GW算力产出不断提升。

看起来，一个在解决“数据怎么传”，一个在解决“算力怎么提效”。

但无论是光互连还是大规模算力集群，设备越多、数据跑得越快，各个芯片和接口之间就越需要保持准确的同步。到了这个层面，参考时钟就不再是一个可有可无的小配件，而是整个系统的基础。而晶振，正是很多设备参考时钟的来源。

光互连提速，参考时钟也要跟上

CPO这两年越来越受关注，说到底，还是AI算力把芯片之间的数据传输需求推得越来越高。GPU、HBM、交换芯片和网络设备之间的数据量不断增加，传统电互连在带宽、功耗和传输距离上的压力也越来越大。

所以，大家开始想办法把光通信往计算芯片旁边放，尽量缩短高速信号的传输距离，在更高带宽下把功耗控制住。

但数据跑得越快，对时钟的要求也越高。光模块、SerDes负责高速传输，参考时钟则要给这些高速链路提供稳定的时间基准。特别是抖动和相位噪声，都会直接影响高速信号的质量。

我们目前验证的一款有源振荡器，就是7050封装、156.25MHz，此前也有156.25MHz CMOS输出的产品用于相关应用。

156.25MHz是高速网络、光通信设备中比较常见的参考频率。采用LVDS差分输出，主要是为了适应高速数字信号环境，减少外部干扰对时钟信号的影响。

光模块解决的是“数据怎么跑得更快”，参考时钟解决的是“高速数据怎么跑得更有秩序”。到了CPO和超大规模智算集群这个级别，这颗看起来不起眼的小器件，要求反而越来越高。

GPU、智能网卡、图像处理模块以及高速接口，并不是所有部分都使用同一个频率。不同芯片、不同接口，都有自己的参考时钟要求。

图像处理模块采用3225封装100MHz、148.5MHz差分时钟，工业计算机是7050封装25MHz差分晶振。这些频率本身并不稀奇，真正值得关注的是它们所在的位置。

在单块板卡上，时钟质量影响的是接口和芯片之间的配合；到大规模AI集群，节点数量增加以后，对同步、抖动和长期稳定性的要求自然会更高。

尤其是高速SerDes、网络通信这类场景，时钟质量直接关系到信号完整性。GPU算力再强，如果数据传输环节频繁重传，带宽也很难真正发挥出来。所以AI硬件现在卷的不只是GPU，算力、内存、高速互连、光通信，每一层都在一起往前推。而且，设备本身需要稳定，测试它的设备同样不能马虎。

而在自动化检测仪器、高端电子测试设备项目中，采用5032封装100MHz、3.3V OSC，以及7050封装11.674MHz、7.3728MHz等产品。测试设备承担的是测量和验证工作，参考源自然不能成为误差来源。

这也是为什么一些看起来并不起眼的时钟器件，会出现在高端测试设备的BOM里。

把这些项目放在一起看，会发现晶振的需求正在随着AI硬件一起变化。以前更多关注频率、封装和价格；到了AI服务器、光通信、高速计算这些场景，客户会进一步关注抖动、相位噪声、温度稳定性、输出方式以及封装尺寸。

不同位置，需要的方案也不一样。高速光通信更关注低抖动差分输出；计算和网络设备需要匹配不同接口的参考频率；测试仪器则需要稳定可靠的参考源。

SJK晶科鑫目前覆盖OSC、差分有源振荡器、TCXO等产品，可对应AI算力、高速通信、光通信、工业计算和电子测试等应用。

SK海力士在推进CPO，英伟达继续扩大算力规模，真正受影响的其实不只是GPU和HBM。当AI把数据传输速度推得越来越高，板子上的每一个时钟，都得跟得上。

这颗晶振不贵，也不显眼。但高速系统真正跑起来的时候，它不能乱。