AI设计芯片的真相：L2 已量产，L4 还在画饼

最近一年，做芯片设计的人很难不被 AI 的消息轰炸。多智能体系统在 VerilogEval 这类公开基准上把 pass@1 推到 95%，agent 框架一个接一个发布，Cadence 喊出 L5 级全自主虚拟工程师，Synopsys 的 AgentEngineer 分级路线图一路画到 L5，OpenAI 说自己 9 个月从零流片一颗芯片。随便哪条单拎出来，都像是"芯片设计马上要全自动了"的预告片。

但做过芯片的人都知道，这种消息要反过来读。写 RTL 只是第一公里，从 RTL 到 GDSII 再到流片回来，中间隔着验证、物理设计、signoff、制造，每一步都是坑。AI 在这些环节到底能干什么、干到什么程度，才是真正值得搞清楚的问题。

所以我想写一个系列，把 2025-2026 年 AI EDA 的全景摊开来看。不吹也不黑，把厂商说的、学术界做的、用户实际用的，分清楚。这一篇先定调：AI 到底把芯片设计推到哪一步了。

先说我的总体判断。学术界最近流行用一个自动驾驶的类比来给 AI EDA 分等级——L0 是纯手工，L1 是算法工具辅助，L2 是 AI 预测、人做决策，L3 是 AI 编排任务、人监控，L4 是人只定义意图、AI 全程自主。这个类比糙但好用，至少它把"辅助驾驶"和"自动驾驶"分开了。按这个标尺，行业现在的位置是：L2 已经量产，L3 刚起步，L4 还没有任何完整的工业级验证。

图：AI EDA 自主化分级示意（据 Agentic EDA 综述概念自绘）

但我想说的是另一层：虽然 L4 还很远，范式转移已经开始了。

什么叫范式转移？就是设计工作的抽象层级在往上走。过去几十年，我们从晶体管画版图，走到门级网表，走到 RTL，走到 HLS——每一层抽象，人离硅都更远一步，能驾驭的复杂度就更大一截。现在 AI 正在把抽象推到一个新的层级：意图级。你不再描述"怎么实现"，而是描述"要什么"，剩下的交给 agent 去找实现路径。

这不是我编的。Berkeley 的开源框架 CHIA，五个 case 一路做下来，从理解已有 RTL、到改 RTL、到优化性能、到探索架构组合，本质都是同一个动作：人给目标，agent 给实现。普林斯顿那边更激进，用强化学习加扩散模型从零生成射频芯片版图，不依赖任何人类模板，产出的版图长得像二维码，性能却匹敌甚至超过同期最好的手工设计。数字和模拟两个方向同时被攻破，这不是巧合，是同一件事：设计师从执行者变成目标定义者。

这个判断我要认真对待。它不是厂商的 PPT，是学术圈和产业同时出现、互相印证的信号。所以我把它放在系列开头，作为全系列的基调。

但基调是范式转移，不等于现在的产品都能自动驾驶。恰恰相反，把"方向在变"和"今天就能用"混为一谈，正是这个行业最容易被带节奏的地方。这也是我写这个系列的原因——后面会专门有一篇拆"AI 设计芯片"的叙事水分。这一篇先把地图画出来。

当前推进 AI EDA 的，大致是三条路线在并行。

第一条路线是 EDA 厂商内嵌 AI。Synopsys 的 AgentEngineer、Cadence 的 ChipStack/ViraStack/InnoStack/AuraStack、Siemens 的 Fuse 代理，三巨头在 DAC 2026 上全部推出了 agentic 平台。这一路的特点是渐进：工具链没变，AI 嵌进现有流程，帮人做参数搜索、时序收敛、验证用例生成。DSO.ai 和 Cerebrus 是这条路线最早的量产代表，用强化学习搜 PPA 设计空间，一个累计 700 多次商业流片，一个支撑 1000+ 次。这些数字来自厂商，细节在 NDA 下，但头部大厂确实在用、确实在流片，和概念验证不是一个量级。

第二条路线是 AI 公司自研芯片。OpenAI 的 Jalapeño 号称 9 个月从初始设计到流片，Google 官方称 AlphaChip 参与了 TPU 多代布局，OpenAI 也明确说开发由自家模型辅助加速——至于 Amazon 的 Trainium、Meta 的 MTIA 用到了什么程度，外界并不清楚。

这条路线最吸引眼球，也最需要拆解。以 Jalapeño 为例，官方口径是 9 个月从初始设计到流片、业界最快 ASIC 周期；但外界拆解指出，OpenAI 和 Broadcom 在 2025 年 10 月就已披露合作了 18 个月，这 9 个月更可能是设计冻结之后的工程周期。而且按 OpenAI 总裁 Brockman 自己的说法，AI 做的那些优化，人类工程师也都想得出来——只是排期排不到而已。方向是真的，叙事是打折的。

第三条路线是开源的 agentic 框架。CHIA 是最完整的代表，把 Chipyard、gem5、FireSim、进化搜索和 LLM 编排成一个可组合的循环，五个 case 的产出 RTL 通过了 25 万亿条 SPEC CPU2006 指令的功能验证。这条路线目前还在学术阶段，但它是唯一不依赖三巨头、可以自由改任何环节的实验场。它的意义在于证明了"人定义目标、agent 找实现"这条路能走通——尽管功能验证不等于物理验证，离流片还有距离。

三条路线不是互斥的，三巨头在把 copilot 往 agentic 延伸，开源框架在等商业工具开放接口。但有一个共同点：真正量产的都是 RL 搜索和单点优化，LLM agent 还在 L2-L3。是噱头还是真有用？看完后面的争议拆解，答案可能跟你想的不一样。

DAC 2026 给了这个判断一个现场注脚。今年长滩的 DAC，AI 成了绝对主角——EE Times 的 DAC 工程议程主席 Frank Schirrmeister 说，AI 对芯片设计的改造第一次不是分析师幻灯片上的概念，而是展厅里看得见的东西。约 130 家厂商被他拆成一个六层的"信任供应链"——底层是算力基础设施，往上是设计数据、AI 模型、经典 EDA 工具、AI 增强工具，最顶层是跨工具编排的 agent 平台，安全和标准纵向贯穿。

这个分层有意思的地方在于，它把"AI 增强"和"Agent 编排"分成了两层：前者是单工具内嵌 AI，后者是跨工具边界的自主流程。这两层的成熟度差距，正好对应 L2 和 L3 的差距。DAC 现场最活跃的，反而不是三巨头的展台，而是一批大用户——Samsung 一口气演示了六项自研 AI，IBM 用 MCP 协议把 4 人周的验证工具压缩到 30 分钟，TI 用深度强化学习做模拟电路 sizing。用户不等人，开始在自己围墙内建 AI 堆栈，这个信号比任何厂商发布都值得注意。

创业公司这边，据公开信息统计，2025 年 7 月到 2026 年 7 月，七家核心 AI EDA 创业公司公开融资合计约 6.68 亿美元，其中 Ricursive 一家就占了一半——AlphaChip 的两位作者出来创业，A 轮 3 亿、估值 40 亿，产品还没公开。资本高度集中在少数玩家身上，说明市场认为这是赢家通吃的赛道。但创业公司面前有一堵墙：signoff 信任。三巨头花了四十年建立的晶圆厂认证和客户信任，不是钱能快速买到的。这堵墙会不会被 AI 推翻，我后面会专门写一篇。

所以，把全景收拢成一句话：范式转移的方向已经清晰，设计抽象在从 RTL 级上移到意图级；但具体到每一家公司的每个宣称，都要按"公司自述"四个字来读。行业在 L2 成熟、L3 起步的位置，离 L4 的全自主，中间隔着基准、接口标准和信任工程三道坎。

这个系列我会一路拆下去：下一篇拆"AI 设计芯片"的叙事水分，再往后是大用户 DIY、创业公司、国产 EDA 的窗口，最后落到什么能真正把行业推到 L4。

第一篇先问一个问题：你所在的设计团队，AI 工具真的进到日常流程了吗？是 DSO.ai/Cerebrus 那种自动搜索，还是 Copilot 式问答，还是连试用都还没开始？评论区聊聊，这个答案可能比厂商的 PPT 更接近真相。

参考文献

[1] The Dawn of Agentic EDA: A Survey of Autonomous Digital Chip Design, arXiv:2512.23189, 2025.

[2] Frank Schirrmeister. AI in EDA is real, it's now, and it's on show at DAC 2026. EE Times, 2026-07.

[3] Frank Schirrmeister. DAC 2026: Users are not waiting, DIY AI is now in vogue. EE Times, 2026-07.

[4] OpenAI. OpenAI and Broadcom unveil LLM-optimized inference chip Jalapeño, 2026-06.

[5] yage.ai. Behind OpenAI's 9-Month Chip: What AI Actually Does in Chip Design, 2026-06.

[6] Angela Cui et al. CHIA: An open-source framework for principled, agentic AI-driven hardware/software co-design research, arXiv:2606.27350, 2026.

[7] Kaushik Sengupta. AI Is Designing Radio Chips That Humans Couldn't Even Imagine. IEEE Spectrum, 2026-06.

[8] ChipAgents. ChipAgents Achieves State-of-the-Art Results on NVIDIA's VerilogEval Benchmark (MAGE 95.7%, VerilogCoder 94.2%), 2025-01.

[9] Cadence. COMPUTEX 2026: ChipStack AI Super Agent Level-5 发布, 2026-05.

[10] Synopsys. SNUG 2025: AgentEngineer 技术路线图, 2025-03.