STM32C5 芯片硬件技术整体概览

1. 文档背景与产品技术定位

本资料为 ST FAE 内部技术简报，完整披露 STM32C5 底层硬件实现细节，包含内核裁剪说明、MPU、I‑Cache、CORDIC、EDATA 数据 Flash、LPDMA 链表 DMA、PSI 锁相环、三级 RDP 读保护、XSPI 外设、电源低功耗模式的原厂图表与实测数据。 STM32C5 是 ST 新一代主流通用 MCU，定位接替 STM32F1，填补 G0/C0 与 H5 之间的产品档位；采用裁剪版 Cortex‑M33 144MHz，在控制 BOM 成本前提下，集成 I‑Cache、CORDIC 硬件数学运算、LPDMA 链表 DMA、EDATA 专用数据 Flash、XSPI 高速外部存储器接口，高配子型号集成以太网、全套硬件加密加速。

重要原厂结论：STM32C5 Cortex‑M33 硬件移除 TrustZone、MTB 微跟踪缓冲区、协处理器接口，不可默认套用标准 Cortex‑M33 全部能力。

资料获取：资料下载 | STM32C5 × STM32Cube开发实战培训资料汇总

2. 核心模块总览：CPU、存储、时钟电源、外设、安全体系

1. CPU 内核：裁剪 Cortex‑M33 @144MHz，保留 FPU、DSP‑SIMD、PMSAv8 MPU 内存保护、8KB I‑Cache、ETM 调试；硬件移除 TrustZone、MTB、协处理器接口。
2. 存储系统：最大 1MB 双 Bank Flash，支持 Read‑While‑Write；EDATA 专用 64KB 数据 Flash，两种访问模式；SRAM1/SRAM2，SRAM2 支持硬件 ECC；4.5KB OTP 一次性可编程区域。
3. 时钟电源：全新 PSI 锁相环，支持 HSE/HSI/LSE 多参考输入；VDD 供电 2.7V‑3.6V，内置 LDO，VCAP 内核稳压引脚；无 VBAT、无 VREFBUF；支持 Stop0 / Stop1 / Standby 三级低功耗模式。
4. 外设资源：LPDMA+GPDMA 双 DMA 架构，LPDMA 支持线性 / 循环链表模式；CORDIC 硬件数学引擎；XSPI 兼容 OctoSPI/HyperBus；增强高级定时器；ADC/DAC/COMP/OPAMP 模拟外设；FDCAN；高配 C59x/C5A3 支持 MII/RMII 以太网。
5. 信息安全：三级 RDP 读保护机制，OEMKEY/BSKEY 密钥管理；高配型号提供 SAES、PKA+CCB、HUK 硬件唯一密钥；基础型号仅 AES、HASH、TRNG。

3. Cortex‑M33 内核关键裁剪项（原厂图表依据）

依据原厂内核对比框图，C5 对标准 Arm Cortex‑M33 做硬件裁剪：

保留：ETM 调试接口、NVIC 最大 480 中断、PMSAv8 MPU、AHB5 总线、FPU、DSP‑SIMD 指令集、WIC 休眠中断控制器、SWD/JTAG 调试。

硬件移除：TrustZone 安全扩展、MTB 微跟踪缓冲区、协处理器接口。

工程含义：可以使用 MPU 实现特权 / 非特权任务隔离，不支持 TrustZone 安全 / 非安全世界硬件隔离，项目不能基于 TrustZone 做安全方案。实测开启 I‑Cache 后 CoreMark/MHz 可达 4.11。

4. 产品子系列划分与能力梯度

1. C53x / C542（基础款）：Flash 最大 256KB，SRAM 最大 64KB；部分型号带 OPAMP；无以太网、无 SAES/PKA‑CCB 高级加密；适合家电、简单传感器。
2. C55x / C562（中端款）：Flash 最大 512KB，SRAM 最大 128KB；FDCAN，基础 AES 加密；适合工业 IO、电机控制。
3. C59x / C5A3（高配款）：Flash 最大 1MB，SRAM 最大 256KB；XSPI、双 FDCAN、MII/RMII 以太网；完整 SAES、PKA‑CCB、HUK 全套硬件加密；适合工业网络、带 GUI 人机面板。

5. 产品兼容关系：与 STM32H5、STM32F1 对比定位

1. STM32C5 ↔ STM32H5：引脚向前兼容同封装 PCB，可以直接硬件替换；C5 主频 144MHz，H5 为 250MHz；C5 移除 SMPS、VBAT、VREFBUF，最低 VDD 抬高至 2.7V；外设实例编号存在差异，软件需要适配。
2. STM32C5 ↔ STM32F1：作为 F1 换代升级方案；不支持 pin‑to‑pin 直接硬件替换，PCB 需要改版；软件必须使用 HAL2 驱动，不能复用 HAL1 代码。

6. 典型目标业务场景

• 家用电器主控板，满足 IEC60335 Class‑B；
• 工业传感器、小型 IO 采集模块；
• BLDC 风扇、电动工具电机控制；
• XSPI 外接 OctoSPI 显示屏的小型人机 UI 面板；
• 需要固件读保护、硬件加密的物联网终端设备。

7. 产品核心价值与固有的边界约束

核心价值

1. 裁剪版 M33 带来 FPU/DSP、MPU 内存保护、I‑Cache，大幅提升运算性能与多任务可靠性；
2. EDATA 专用数据 Flash，通过页轮换大幅提升模拟 EEPROM 等效擦写寿命；
3. LPDMA 链表 DMA 硬件自动管理传输节点，降低 CPU 开销，适合高速连续数据流；
4. XSPI 同时兼容 OctoSPI/HyperBus，可外接 Flash/HyperRAM，实现低成本 GUI；
5. 同封装引脚向前兼容 STM32H5，硬件平台可以实现高低配物料互换，控制 BOM 成本；
6. 三级 RDP 读保护，高配子型号完整硬件加密加速，固件防盗能力强。

边界约束

1. Cortex‑M33 硬件无 TrustZone，不能使用 TrustZone 安全隔离方案；
2. VDD 最低 2.7V，不支持 H5 的 1.71V 低压；无 VBAT 电源域，断电 RTC 停止计时；
3. VREFBUF 硬件移除，模拟参考源只能外部 VREF+ / VREF‑引脚引入；
4. 以太网、SAES、PKA‑CCB 高级加密仅限 C59x/C5A3 高配型号；
5. EDATA 存在模式切换风险，错误读取会触发 ECC NMI 中断，不建议裸寄存器操作；
6. 仅支持 HAL2 驱动，HAL1 驱动无法直接复用。

8. 项目前期软硬件选型重点关注清单

1. 安全方案评估：如果项目必须 TrustZone，则放弃 C5，选用 STM32H5；
2. 电源评估：确认系统供电≥2.7V；断电后是否需要 RTC 继续计时（C5 无 VBAT）；
3. 外设核对：以太网、高级加密仅 C59x/C5A3；
4. EDATA 不要裸写 Flash，优先使用 HAL2 官方 EEPROM Emulation 库；
5. MPU 内存区域必须 32 字节对齐，区域不可重叠；
6. H5 迁移 C5：PCB 需要处理 VBAT、VREFBUF 引脚复用为普通 GPIO；
7. 软件必须基于 HAL2，禁止移植 HAL1 驱动源码。