1073
阿里云、Andes（中国台湾晶心）、成为资本、Futurewei、谷歌、华为、中科院计算机所、中科院软件研究所、RIOS、RIVOS、中兴、赛昉 （StarFive）、SiFive、希姆计算、Syntacore、清华紫光、Ventana Micro、西部数据是RISC-V联盟的顶级会员，中国企业居多。
在2010年，伯克利研究团队要设计一款CPU，然而，英特尔对X86的授权卡的很严，ARM的指令集授权很贵，MIPS、SPARC、Open Power也都需要各自的公司授权。在选择很有限的情况下，伯克利研究团队决定从零开始设计一套全新的指令集。而被很多媒体大肆宣扬也让人振奋的是，伯克利的研究团队4名成员仅用了3个月就完成了RISC-V的指令集开发。目前，伯克利研究团队已完成了基于RISC-V指令集的顺序执行的64位处理器核心（代号为Rocket），并前后基于45nm与28nm工艺进行了12次流片。Rocket芯片主频1GHz，与ARM Cortex-A5相比，实测性能较之高10%，面积效率高49%，单位频率动态功耗仅为Cortex-A5的43%。在嵌入式领域，Rocket已经可以和ARM争市场了。
RISC-V指令集是基于精简指令集计算(RISC)原理建立的开放指令集架构(ISA)，RISC-V是在指令集不断发展和成熟的基础上建立的全新指令。RISC-V指令集完全开源，设计简单，易于移植Unix系统，模块化设计，完整工具链，同时有大量的开源实践和流片案例，已在社区得到大力支持。它虽不是第一个开源的指令集(ISA)，却是第一个被设计成可以根据具体场景选择适合的指令集的指令集架构。基于RISC-V指令集架构可以设计服务器CPU、家用电器CPU、工控CPU和传感器中的CPU。
典型RISC-VBOOM微架构
资料来源：RISC-V联盟
典型RISC-V BOOM的管线图，10级流水线，4级解码宽度，8个发射宽度，3个ALU，2个FPU，大约接近ARM Cortex-A72的水平。
RISC-V架构相比其他成熟的商业架构的最大一个不同还在于它是一个模块化的架构。针对于小面积低功耗嵌入式场景，用户可以选择RV32IC组合的指令集，仅使用Machine Mode（机器模式）；而高性能应用操作系统场景则可以选择譬如RV32IMFDC的指令集，使用Machine Mode（机器模式）与User Mode（用户模式）两种模式。而他们共同的部分则可以相互兼容。
为提高代码密度，RISC-V架构也提供可选的“压缩”指令子集，由英文字母C表示。压缩指令的指令编码长度为16比特，而普通的非压缩指令的长度为32比特。以上这些模块的一个特定组合“IMAFD”，也被称为“通用”组合，由英文字母G表示。因此RV32G表示RV32IMAFD，同理RV64G表示RV64IMAFD。
为进一步减少面积，RISC-V架构还提供一种“嵌入式”架构，由英文字母E表示。该架构主要用于追求极低面积与功耗的深嵌入式场景。该架构仅需要支持16个通用整数寄存器，而非嵌入式的普通架构则需要支持32个通用整数寄存器。通过以上的模块化指令集，能够选择不同的组合来满足不同应用。比如，追求小面积低功耗的嵌入式场景可以选择使用RV32EC架构；而大型的64位架构则可以选择RV64G。
针对不同算法也可以选择不同的指令集模块，最基本的整数指令子集（I字母表示）支持的运算包括加法、减法、移位、按位逻辑操作和比较操作。这些基本的运算操作能够通过组合或者函数库的方式完成更多的复杂操作（如乘除法和浮点操作），从而能够完成大多数的软件操作。
整数乘除法指令子集（M字母表示）支持的运算包括，有符号或者无符号的乘法和除法操作。乘法操作能够支持两个32位的整数相乘得到一个64位的结果；除法操作能够支持两个32位的整数相除得到一个32位的商与32位的余数。
单精度浮点指令子集（F字母表示）与双精度浮点指令子集（D字母表示）支持的运算包括浮点加减法、乘除法、乘累加、开平方根和比较等操作，同时提供整数与浮点，单精度与双精度浮点彼此之间的格式转换操作。
RISC-V架构支持32位或64位的架构，32位架构由RV32表示，其每个通用寄存器的宽度为32比特；64位架构由RV64表示，其每个通用寄存器的宽度为64比特。RISC-V架构的整数通用寄存器组，包含32个（I架构）或者16个（E架构）通用整数寄存器，其中整数寄存器0被预留为常数0，其他的31个（I架构）或者15个（E架构）为普通的通用整数寄存器。
如果使用了浮点模块（F或者D），则需要另外一个独立的浮点寄存器组，包含32个通用浮点寄存器。如果仅使用F模块的浮点指令子集，则每个通用浮点寄存器的宽度为32比特；如果使用了D模块的浮点指令子集，则每个通用浮点寄存器的宽度为64比特。
得益于后发优势并总结了多年来处理器发展的教训，RISC-V的指令集编码非常的规整，指令所需的通用寄存器的索引（Index）都被放在固定的位置，如图2所示。因此指令译码器（Instruction Decoder）可以非常便捷地译码出寄存器索引然后读取通用寄存器组（Register File，Regfile）。
图片来源：互联网
目前RISC-V平台做得最好的是SiFive，SiFive由RISC-V的发明者创立，英特尔与SiFive关系密切，一直传言英特尔要20亿美元收购SiFive，2021年6月两者达成合作，英特尔使用SiFive的P550内核构建Horse Creek平台，SiFive使用英特尔先进的7纳米技术制造芯片。这也是英特尔旗下Mobileye最新的Ultra EyeQ从MIPS平台转向RISC-V平台的原因，背后有英特尔的影子，也省了一笔架构授权费。Ultra EyeQ应该使用P550内核或P650内核，短期内没有人能超越SiFive的水平，高性能RISC-V CPU仅此一家，没得选。同时台积电也提供5纳米P550内核的Die，可以快速组成Chiplet。不过2022年3月14日，总部位于加拿大的IP设计公司Alphawave IP Group（下称Alphawave），宣布已与SiFive达成协议，以2.1亿美元现金收购后者OpenFive业务部门，交易预计将在经过例行的监管部门审核后，于今年下半年完成。
Ultra EyeQ是Mobileye完全不同前任的设计风格，有着鲜明的英特尔痕迹。
图片来源：互联网
Ultra EyeQ将采用台积电5纳米工艺制造，AI算力176TOPS，FP32算力4.2TFLOPS，ISP带宽2.4GPxl/s，功耗低于100瓦。Ultra EyeQ的关键模块有12核RISC-V的CPU，英特尔的Xe GPU内核，两个通用加速器，两个AI加速器，其中一个通用加速器采用ARM的NEON指令集，使用SIMD加速矢量运算；一个采用VLIW，以近似DSP的方式加速。Ultra EyeQ是全球首款采用RISC-V的高性能芯片。
SiFive是RISC-V产业链上的核心玩家之一，以其高性能RISC-V处理器设计而闻名，截至2021年末拥有约700名员工，营收规模估计为数亿美元，此番出售的OpenFive为其主要业务分支之一，此业务为ARM、RISC-V等不同架构芯片异构集成提供设计服务，其IP如HBM、400/800G以太网、低延迟的Chip2Chip / Die2Die连接，可适配12纳米、7纳米乃至5纳米晶圆代工工艺和2.5D先进封装技术。OpenFive在全球拥有约400名员工，集微网联系该部门还获悉，其研发团队主要在印度班加罗尔、中国台湾新竹及上海设有办公室，主要承担市场销售职能。SiFive不愿卖身英特尔的原因很简单，英特尔本身是X86霸主，RISC-V虽未直接挑战X86，但毕竟独立开发才是RISC-V能走远的根本动力。
图片来源：互联网
P550支持3个簇，每个簇4个内核，也就是12个内核。L1指令与数据缓存都是32KiB，每个核心L2缓存为256KiB，L3缓存是8MiB。
RISC-V与ARM系列的对比
图片来源：互联网
图片来源：互联网
SiFive在2021年12月底推出了P650内核，性能更强，与P550比实际就是解码宽度从3位增至4位。
SiFive Performance P650 内部框架图
图片来源：互联网
64位RISC-V (RV64GCB) 核心，即支持整数指令I、整数乘除M、单精度浮点F、双精度浮点D、原子指令A、压缩指令C。P550介于ARMCortex A75和A76之间，不过面积要小很多，也就是成本也低很多，P650的SPECint/GHz跑分大约为11以上，近似于ARM Cortex A77。面积也稍大，自然成本也略高。
2021年6月，首届RISC-V中国峰会在上海举办。在会上，中科院大学教授、中科院计算所研究员包云岗发布了国产开源高性能RISC-V处理器核心——香山。据包云岗介绍，香山是一款开源高性能RISC-V处理器核，核心以“湖”来命名其架构代号，第一版架构代号是“雁栖湖”，以此来表示出自中科院大学。
图片来源：互联网
上图为2022年3月最新的架构，代号为南湖，尽管其解码宽度多达6位，但实际性能还不如解码宽度只有两位的ARM Cortex-A73，差距较大。
RISC-V最适合软硬一体的任务，特别是AI/ML/HPC/云或EDGE服务器领域，无人驾驶与这一领域非常接近，这也是Mobileye用RISC-V的原因之一。围绕RSIC-V的半导体IP和EDA工具市场也在蓬勃发展。EDA工具供应商Micro Magic宣布，其使用16nm FinFET工艺制造的超低功耗64位RISC-V内核在1GHz时钟频率下仅消耗10mW。该供应商表示其处理器内核可以以5GHz的时钟频率运行，同时保持极低的功耗。此外，Andes、Bluespec、Cloudbear、Codasip、Cortus和Syntacore等许多供应商都在提供定制的商用IP内核和集成工具，这形成了一个RISC-V硬件生态。这使处理器能够轻松配置一般性参数（即核心数、缓存大小）并通过自定义RTL (寄存器传输级) Block加以扩展。因此，现有的设计工具已经足以支持RISC-V架构，不需要添加任何专用元素。
不过英伟达收购ARM失败，ARM继续单飞，ARM还是RISC-V的强劲对手，假若英伟达收购ARM成功，那么毫无疑问不少厂家，特别是英伟达的竞争对手都会慢慢放弃ARM，转投RISC-V。RISC-V的缺陷，当厂商充分享受针对特定应用而客制化指令集时，势必造成版本与软件分裂化，这也几乎注定RISC-V 很容易变成「每个人自己玩自己的」，反而会越来越封闭，这对一套指令集的长期发展，绝对不是好事。这也是为何安卓比Linux成功的关键。但恐怕难出现谷歌那样无私奉献的带头者，毕竟安卓和ARM捆绑的紧。谁要做这个带头大哥，必定是要长期亏损的，目前业内巨头都有自己专注的领域，再投身RISC-V领域没有动力，恐怕只有华为和阿里有这个动力和能力的，但这项注定要做五到十年以上巨额亏损的业务，即便是华为和阿里这样的巨头恐怕都要掂量下。
ARM有着明确的路线图，有着英伟达和高通的鼎力支持，而RISC-V没有，这也是一个缺陷，RISC-V想要发展高性能应用领域，恐怕很难。
下载ECAD模型
