芯耀
2376
半导体传统封装与先进封装的分类及特点
一、传统封装技术（成熟工艺，结构相对简单）
1、双列直插封装（DIP，Dual In-line Package）
特点：引脚从封装两侧直插而出，便于手工焊接和维修，成本低；但引脚间距大（如54mm），集成度低，占用 PCB 面积大。
2、小外形封装（SOP，Small Outline Package）
特点：封装体薄，引脚呈 “L” 型向外延伸，体积比 DIP 小，引脚间距缩小至 27mm 或更小，集成度提升。
衍生类型：
薄型小外形封装（TSOP，Thin SOP）：厚度更薄，适用于内存芯片（如 DRAM）。
收缩型小外形封装（SSOP，Shrink SOP）：引脚间距更小（如65mm），进一步缩小体积。
3、四面贴装封装（QFP，Quad Flat Package）
特点：四边均有引脚，呈 “翼型” 向外展开，引脚数量可达数百个，集成度较高，适用于高性能芯片。
衍生类型：
薄型 QFP（TQFP）：厚度减薄至0mm 以下。
塑料 QFP（PQFP）：采用塑料封装，成本更低。
应用：早期微处理器、ASIC 芯片、数字信号处理器（DSP）。
4、针栅阵列封装（PGA，Pin Grid Array）
特点：引脚以阵列形式分布在封装底部，呈针状插入 PCB 插座，引脚数量多（如数百至数千），散热和电气性能较好。
应用：早期高性能处理器（如 Intel Pentium 系列）、大型计算机芯片。
二、先进封装技术（高集成度、三维互连、异构集成）
1、倒装芯片封装（Flip-Chip）
特点：芯片面朝下，通过凸点（Bump）直接焊接到基板上，互连距离短，信号传输速度快，热性能好，集成密度高。
关键工艺：底部填充（Underfill）用于缓解芯片与基板的热应力差异，提高可靠性。
应用：高端处理器（如 CPU、GPU）、射频芯片、图像传感器。
2、球栅阵列封装（BGA，Ball Grid Array）
特点：封装底部以焊球阵列代替引脚，焊点分布更均匀，可承载更多 I/O 接口，电路板布局密度高，信号完整性好。
衍生类型：
倒装 BGA（FC-BGA）：结合倒装芯片技术，进一步缩短互连距离。
陶瓷 BGA（CBGA）：散热性能优异，适用于高可靠性场景。
3、晶圆级封装（WLP，Wafer Level Package）
特点：在晶圆切割前完成封装，封装尺寸与芯片尺寸接近（Fan-in WLP）或超出（Fan-out WLP），实现 “芯片即封装”，成本低、体积小。
类型：
扇入型 WLP（Fan-in WLP）：封装尺寸≤芯片尺寸，适用于 I/O 较少的芯片（如传感器、射频芯片）。
扇出型 WLP（Fan-out WLP）：通过重布线技术扩展 I/O，封装尺寸 > 芯片尺寸，适用于逻辑芯片、存储器。
4、三维封装（3D Packaging）
特点：通过垂直堆叠芯片，利用 TSV（硅通孔）、微凸点等技术实现层间互连，集成度极高，功耗和延迟降低。
类型：
芯片堆叠（Chip Stacking）：同类型芯片堆叠（如存储器堆叠）。
混合键合（Hybrid Bonding）：结合铜 - 铜键合与介质键合，实现高密度互连。
5、系统级封装（SiP，System in Package）
特点：在单一封装内集成多个芯片（如 CPU、GPU、存储器、射频芯片等）和无源器件，实现系统级功能，减小整机体积。
技术亮点：异构集成（不同工艺芯片混合封装）、埋置技术（将芯片嵌入基板）。
应用：物联网模块、穿戴设备芯片、汽车电子控制单元（ECU）。
6、Chiplet（芯粒）封装
特点：将复杂芯片拆分为多个功能模块（芯粒），通过先进封装技术（如 EMIB、CoWoS）互连，降低设计成本，提升良率。
应用：高性能计算芯片（如 AMD EPYC、Intel Xeon）、AI 加速器。
7、2.5D 封装
特点：通过中介层（Interposer）连接多个芯片，实现水平方向高密度互连，典型如 TSMC CoWoS（Chip on Wafer on Substrate）、Intel EMIB（Embedded Multi-die Interconnect Bridge）。
应用：高端 AI 芯片、数据中心 GPU（如 NVIDIA H100、AMD MI300）。
三、传统封装与先进封装的核心区别
先进封装通过三维结构、异构集成和高密度互连技术，突破了传统封装在性能和集成度上的限制，成为半导体行业应对 “摩尔定律放缓” 的关键技术方向。
