国产半导体IP “隐形支柱” 最新进展

近日，国泰海通证券提交了《芯耀辉科技股份有限公司首次公开发行股票并上市辅导工作完成报告》。从 2025 年 3 月签署辅导协议，到 4-11 月两期辅导落地，芯耀辉的上市进程展现了抢占算力时代话语权的缩影。

从 “追赶到并跑” 的国产 IP 黑马

芯耀辉的底色，是 “站在国际巨头肩膀上的自主突围”。2020 年 6 月，曾在 Synopsys（全球 EDA/IP 龙头）担任中国区副总经理的曾克强，带着 “打破半导体 IP 卡脖子” 的目标创立了芯耀辉 —— 此时，全球接口 IP 市场 90% 以上份额被 Synopsys、Cadence 等外企垄断，国内芯片设计企业的高速接口 IP 几乎完全依赖进口。

五年间，这支由 200 多位国际顶尖 IP 人才组成的团队（核心成员平均拥有 20 年行业经验），搭建起覆盖 PCIe、SerDes、HBM 等 20 余种主流协议的全栈 IP 平台，甚至实现了 5nm 先进制程的适配。如今，其接口 IP 在国内 12/14nm 工艺市场覆盖率超 80%，车规级 IP 市场份额稳居国内前三，更成为全球接口 IP 前五名中唯一的中国企业。

算力时代的 “隐形支柱” 价值

为什么芯耀辉的上市会引发半导体行业关注？

在 AI 大模型、数据中心的算力竞赛中，接口 IP 是芯片的 “数据高速公路”—— 比如芯耀辉的 112G SerDes IP，能让芯片间数据传输速度提升数倍；HBM IP 则是 AI 芯片高带宽内存的 “连接器”。这些 “隐形组件”，直接决定了算力的传输效率与系统协同能力。

目前，芯耀辉的产品已服务华为海思、寒武纪、中芯国际等 80 余家头部客户，2024 年销售额同比增长 50%，其 UCIe、HBM3E 等 IP 更是成为国内 Chiplet 技术落地的核心支撑。此次上市辅导完成，意味着这家 “算力基础设施供应商” 将获得资本加持，进一步突破先进制程 IP（如 3nm）、车规级高可靠性 IP 等技术瓶颈。

尽管芯耀辉已跻身全球前五，但国产半导体 IP 的突围仍任重道远。不过，随着 Chiplet 技术普及、车规级芯片需求爆发，以及国内芯片设计企业 “自主可控” 意识的提升，国产 IP 的市场空间正在快速打开。

声明：本文仅为信息交流之用，不构成任何投资建议，股市有风险，投资需谨慎。