芯耀
与非AI
676
最近一周，国产碳化硅上演了一出很有意思的接力。先是晶能微电子，在四周年节点发布面向固态变压器应用的自研SiC功率模块R2C，首倡"AI级SiC模块"。紧跟着，科创板功率半导体龙头芯联集成官宣依托自研8英寸碳化硅工艺平台推出3300V平面栅SiC MOSFET，专为中压SST定制，现已向核心SST整机厂送样验证。
我看到行业群有人把这两件事当常规新品迭代，甚至嘲讽是"蹭英伟达800V SST热度"，啧啧啧，那是真没看懂产业水位。
这短短一周内的"双发"，实则是国产SiC产业链从单点器件替代走向"芯片—模块—系统应用"纵向协同的首次公开预演，也是头部玩家在车规SiC赛道即将由蓝转红之前，向"算电协同"AI数据中心供电与新型电网，这个高壁垒新增长极发起的集体卡位。
其重要的意义更在于战略方向：国产功率半导体终于开始学着按场景定义产品，而不只是按海外巨头图纸做逆向工程。
*6月11日，芯联集成对外披露了一项重大战略布局：公司将启动四期项目，联合相关方投资约200亿元，新建一条月产能达5万片的12英寸数模混合芯片生产线。这也成为芯联集成从核心主业向高增长赛道系统性拓展的关键一跃。 图片来源：越城发
废话不多说，先交代大背景。固态变压器介绍我就不多赘述了，可看SiC+SST，是不是吹的太狠了？其心脏是高压SiC MOSFET，这正是长期被英飞凌、Wolfspeed、罗姆、安森美把持的高壁垒地带。国内SST整机厂近年样机频出，但核心SiC高度依赖进口，尤其1700V以上中高压段长期缺位，业内戏称"整机热、器件冷"。
晶能R2C我们在前文已详析，可看不做“备胎”！SST专用国产SiC模块问世，此处只补关键逻辑：它在SST领域首次引入车规验证过的Cu-Clip大面积正面连接、芯片银烧结与环氧灌封组合，配Si₃N₄AMB陶瓷基板和PPS高温外壳，宣称PCcec达传统工业级模块十倍，单模块容纳5颗25mm² SiC芯片。
"AI级SiC模块"标准内核就是在AEC-Q101/Q200车规要求之上拉高功率循环寿命、热循环能力和持续出流上限，以匹配AI数据中心7×24小时满负荷且单机柜冲100kW～1MW的极端工况。用已通过主驱工况拷打的高可靠互联结构去扛SiC高频老化，是务实差异化的产品定义路径。
但问题又来了，R2C目前基于1200V SiC芯片构建，10kV中压SST前端仍需大量器件串联，这就引出了芯联集成3300V SiC MOSFET发布的核心价值。OK，现在我们就尝试对其技术成色做一下深度解剖，不妥之处欢迎各位技术大拿批评指正。
芯联此次推出的3300V器件基于8英寸自研高压平面栅SiC MOSFET技术，而非更激进的沟槽栅。这个选择值得专门说：沟槽栅在1200V低压SiC上确实能通过增加沟道宽长比降低Rds(on)、减小Ciss。但在3300V及以上高压档位，沟槽底部电场集中问题被放大，氧化层可靠性（TDDB——时变介电击穿）在量产规模上至今未被充分验证，良率和长期栅氧寿命存在隐患。
平面栅虽然在比导通电阻上略逊于理想沟槽栅，但在3.3kV档位成熟度高、终端结构设计更易通过高压阻断测试、良率更可控。选择平面栅说明芯联要的是"2026年能规模出货、客户敢用的器件"，而非发布会上一颗参数惊艳但良率个位数、无法商用的样品。这是器件公司最难得的工程克制。
具体到电性参数，芯联强调优化了RDS(on)×QG，这是SST场景的关键：SST前端AC-DC级通常工作在几十kHz开关频率，QG直接决定栅极驱动损耗与开关速度，Rds(on)决定导通损耗，二者乘积是高压SiC在高频应用中的核心优值（Figure of Merit）。
通过8英寸线更小的单元间距（Cell Pitch）和更均匀的离子注入激活，在保持Vgs(th)稳定性（防dV/dt误导通）前提下压低FOM，使该器件在1800～2200V母线电压、40～50kHz工况下开关损耗较同电压档早期样品有明显降幅。
同时，体二极管反向恢复电荷Qrr亦经特殊少子寿命控制工艺优化，这对SST中双主动桥（DAB）隔离级的第三象限导通损耗和关断过冲至关重要，Qrr过大不仅增损，还会加剧高频共模噪声。
我们再看产业方面，芯联集成此次发布更深层的产业意义在于"晶圆制造+裸片供给"的模式差异。英飞凌、Wolfspeed等海外厂商的3300V级产品多以外封闭模块形式销售，晶圆制造、裸片设计、封装工艺全链条封闭，国内整机厂和封测企业无法获取裸片资源，无定制化选型空间，供应链完全被动。
芯联依托8英寸量产产线可稳定输出高压分立单管与裸片（Bare Die），既能满足中小厂商分布式SST设备的分立器件需求，也能为封装企业提供国产裸片原材料，形成"Foundry+Design+Module"的本土配套雏形。同步布局适配3300V电压平台的高频高耐压磁性器件，尝试打造芯片+磁件一体化配套方案，降低下游客户跨品类适配难度。这是头部国产器件企业从"卖芯片"向"卖系统方案"转型的典型打法。
再来看它对SST系统级架构的实际影响。传统10kV中压SST一次侧多采用1200V SiC MOSFET多级级联（Cascaded H-Bridge, CHB），每相需20～30个功率单元串联分压。
但这样做弊端有三：其一，器件总数暴增致外围驱动、隔离电源、采样电路、吸收电路同步翻倍，BOM成本与PCB复杂度飙升；其二，多器件串联天然存在静态/动态均压难题：器件Vth漂移、Coss离散、驱动传播延迟差异会在开关瞬间造成个别单元过压，高频下易触发雪崩连锁击穿，这是SST长期难商用的核心痛点；其三，多单元控制同步要求纳秒级精度，控制算法复杂度与故障保护难度呈指数级上升。
芯联3300V器件将适配10kV场景的母线电压抬至1800～2200V，级联数量减少约60%，功率单元及MOSFET总量减60%，外围吸收/驱动/隔离器件减约70%，PCB大幅简化。
官方测算综合系统BOM成本降20%～35%。注意！敲黑板了，这"系统级BOM"才是整机厂真正在乎的数字：单颗3300V芯片比1200V贵数倍，但因总量骤减、辅件暴降、装配工时缩短，整机物料加人工总成本反而显著下降。更关键的是，串联级数砍掉后均压失控风险大幅下降，驱动保护设计余量放宽，整机MTBF（平均无故障时间）理论上优于1200V深级联方案，部分消解了电网与AIDC客户对SST"太脆弱"的质疑。
熟悉我的读者看到这应该知道，我又要浇冷水了：芯联这步只是"填空白"而非"超英赶美"。
3300V SiC MOSFET在海外大厂已有成熟产品迭代多年，芯联基于G2.0工艺的8英寸3300V平面栅器件目前处于送样阶段，量产良率爬坡是现实短板。高压SiC对衬底微管密度、外延厚度均匀性、终端钝化质量要求极严，国内8英寸高压线虽通但初期良率折算到成本仍偏高，短期单价优势不明显。
此外，短路耐受时间（SCWT）是高压SiC的硬伤。3300V SiC MOSFET短路耐受通常仅5～8μs（1200V约10μs），要求驱动保护回路响应速度快于海外硅IGBT一个数量级，国内高压SiC专用驱动IC生态仍薄弱，这单靠芯片厂解决不了，需整机厂联合开发高速保护。
第二，单一芯片突破救不了SST的系统复杂性。
SST不止卡在功率器件。高频中频变压器（MFT）纳米晶磁芯脆、高温下饱和磁密骤降（50kHz时常需降至0.2～0.3T使用）、绝缘爬电距离吃掉高频化带来的体积红利；高频dv/dt达50～100V/ns引发共模干扰与寄生振荡，EMC滤波器体积可能反增；多模块输入串联输出并联（ISOP/IPOS）的均流均压算法仍需大量现场数据喂养。国产3300V器件减少了串联数，但没消除这些系统级难点。
芯联同步布局适配3300V的高频高耐压磁性器件是正确方向，器件厂主动帮整机厂算系统账、提供磁件配套，在国内罕见且值得肯定，但磁件材料，比如纳米晶带材、高频铁氧体高端品仍部分依赖Hitachi Metals等海外供应商。
好了，我们再换另外一个维度去看，把晶能与芯联并置，能看到初现轮廓的国产SST供应链拼图。
上游芯联集成们攻克高压SiC芯片（3300V乃至未来4500V/6500V/10KV）并以裸片+分立器件形式开放供给，中游晶能微电子们做高可靠系统级封装与"AI级"模块定义，下游四方、金盘、西电推进SST商用试点。过去"整机热、器件冷"断裂带有收窄迹象。
若能形成"芯片送样→模块联合标定→整机挂网/AIDC试点→加速老化数据反馈→迭代"闭环，将实质性推进SST核心器件进口替代预期。
再从战略上看，晶能从新能源车主驱跨场景延伸到AIDC供电，实则是极具前瞻性的"蓝海突围"：SiC车规渐趋红海前提前锁定"算电协同"制高点。据预测2030年AI电源将吞噬全球SiC应用市场近50%份额。芯联依托8英寸产能与全电压（650V～3300V）布局向高压工业/算力场景延伸，同样是在车规价格战阴云下开辟第二曲线。两家的同步动作不是巧合，是产业周期驱动下头部企业向高端场景切换的共振。
然而，我们必须理性审视产业化门槛。晶能R2C所倡"AI级SiC模块"目前仍是企业自倡标准，行业尚缺统一，SST功率模块测试规范与认证体系，PCcec十倍于工业级说法需经第三方权威机构或头部SST整机厂长期加速寿命试验交叉验证方能获市场广泛采信，尤其AI数据中心客户对MTBF要求极苛刻，通常需演示FIT（Failure In Time）<100～200 且经10万小时以上现场数据回溯。
芯联集成3300V SiC MOSFET虽已送样，但从样品通过国网/南网挂网验证或AIDC试点运行到真正批量上量通常需18～36个月周期，且要与Wolfspeed（已推出3.3kV WolfPACK模块并参与Amperesand SST项目）、英飞凌（高压CoolSiC™模块深耕多年）同类产品正面PK开关损耗（尤其高温Rds(on)漂移）、体二极管Qrr及长期功率循环寿命。
国产高压SiC芯片的设计—外延—工艺协同迭代仍需时间积累，目前能做到"参数基本达标、样品可交付"，但距"十年现场可靠性数据完备、成本追平进口"尚有时日。
芯片自主度与产业链纵深也有长足的进步空间。晶能目前是模块厂，R2C所用1200V SiC MOSFET芯片部分仍依赖外部采购或处国产化爬坡期，若无法掌控芯片设计与晶圆制造环节，在Rds(on)精细调优、体二极管退化特性、栅氧可靠性及供应安全上存在天花板。长期竞争力分水岭取决于是否向上游延伸至自主SiC芯片设计与晶圆产能布局，这也是国内整个SiC产业链从"模块强、芯片弱"向IDM进化必经之路。
好消息是芯联集成、长飞先进、瀚天天成等在上游衬底外延和晶圆制造端正快速补位，8英寸SiC衬底（天岳、天科）全球出货占比已超50%，为高压器件国产化提供了材料底座，但高端高压器件的设计-外延-工艺三角仍需多轮硅片、封装、系统级联合迭代。
我们最后再看国际竞争。Wolfspeed已联手Amperesand将3.3kV SiC模块导入第三代SST并针对AI负载任务剖面做过寿命建模，英飞凌EasyPACK 2C系列带.XT扩散焊技术使3300V模块功率循环寿命达普通模块多倍，安森美EliteSiC亦有面向SST方案。
国产想在功率密度、开关损耗（尤其高温Rds(on)漂移）、Qrr及长期可靠性上真正并跑，需多轮芯片—封装—系统联合迭代。SST整机商业化节奏还受SiC成本、控制算法成熟度及数据中心供电改造周期牵制。即使英伟达白皮书力推800V SST，国内大规模存量数据中心HVDC/UPS改造仍需时间，上游模块与芯片厂中期订单弹性存在1～3年滞后。
综上，晶能发布R2C首倡"AI级SiC模块"+芯联推出3300V SiC MOSFET并送样，是国产功率半导体从跟随性进口替代走向场景定义与芯片-模块协同创新的积极信号：将车规可靠性资产跨域复用到AI基础设施供电，技术路线清晰且有工程基底，分别补上了"高可靠SST模块封装"与"中高压SST核心芯片"两块此前最薄弱环节。但在芯片自研深度、第三方可靠性背书、产业链生态绑定及国际标准参与度仍有待补课。
国产SST SiC现在就像个刚学会走路的孩子，踉踉跄跄，随时可能摔跤。但好在，我们已经站在了起跑线上。
所以还是那句话，未来两到三年，能否进头部SST整机厂或AIDC基建项目合格供应商名录（AVL）并获批量装机数据，才是真正试金石。探索值得肯定，也不断提醒业界：器件单点突破必须嵌入整机系统与终端用户联合验证循环，方能在AI算力供电"算电协同"新战役中真正站稳脚跟。
资料来源：芯联集成近期文章推荐： 基本半导体，赢麻了？ 挖了博世的博士，安森美要搞大事？ 国产氮化镓，霸气反击！ 融资再迎腰斩！碳化硅不需要那么多玩家 不做“备胎”！SST专用国产SiC模块问世
