芯耀
1554
作为典型的小产业托起大产业的代表，EDA+IP全球市场规模约170亿美元，却支撑了近6000亿美元的半导体产业，进而撬动数十万亿美元的数字经济。然而，这一关键领域长期未被大众关注，直到近年中美地缘政治博弈使其成为焦点。
7月17日，在第五届RISC-V中国峰会上，合见工软副总裁吴晓忠分享了EDA产业现状、国际形势挑战及合见工软在EDA与IP领域的最新进展，并重点展示了其在RISC-V领域的应用成果。
吴晓忠指出，2020年至2025年美国出口管制政策持续收紧，其中2024-2025年的关键政策尤为值得关注：
2023年“1202新政”
-
- 要求中国设计企业在“国内先进工艺投片”与“使用‘三大家’（Synopsys、Cadence、Siemens EDA）技术”之间“二选一”，部分客户在签订《授权协议》时需补充签署EUC（额外使用条款），可能未充分关注这一变化；
2024年1月“白名单”
2024年5月限令顶点
- “三大家”一度断供，近期才逐步放开。
“EDA若无法完全自主，始终受制于人。”吴晓忠强调，地缘博弈加速了国产EDA/IP的自主化需求。
合见工软于2020年成立并在2021年正式开启运营，如今已构建起覆盖芯片级、系统级EDA以及高性能IP的全栈能力体系。公司总部坐落于上海张江，在国内设有10个办公室以及2个海外中心，员工总数接近1200人。旗下拥有3家全资子公司，还有1家投资测试公司。
合见工软拥有三大核心产品线。其一为芯片级EDA，该产品线能够覆盖数字芯片验证的全流程，以及DFT（可测试性设计）的全流程，具体包含边界扫描、MBIST、ATPG、DIAG、YIELD等环节。此外，还推出了基于大模型的UDA设计代码自动生成工具；其二是系统级EDA，这是一款全国产的高性能大规模PCB板级设计加上先进封装级全场景设计平台，支持百万Pin级别的设计，并且已经应用于国内某大型客户的先进封装底座项目；其三是高性能IP，涵盖了高速接口及存储类IP，其中包括国内首款UECMAC，以及全覆盖的以太网互联控制器解决方案。
在核心产品方面，硬件仿真与原型验证是重点，能够有力支撑RISC-V的创新发展。吴晓忠着重介绍了合见工软在芯片功能级验证平台所取得的核心突破。在硬件产品线领域，基于最新UVHS-2打造了一体化硬件仿真与原型验证平台，该平台包含UVHP（纯硬仿）、UVHS（全场景硬件系统）两大产品线。其中，UVHS8单颗Solo产品具备支持70亿门规模的能力，UVHP单系统最大容量可达460亿门，支持传统SA（结构化ASIC）以及虚拟接口方案，存储设计无需集成至FPGA。
在软件协同方面，配套有UVS+、UVD+验证工具以及VPS虚拟原型平台，支持在早期未生成RTL代码时进行设计开发。针对RISC-V设计，还提供了自研的RISC-V模型，并且可以集成客户自有模型。
合见工软的产品在多个国产芯片项目中实现了落地应用，为国产CPU与处理器设计赋能。在开芯原“昆明湖”CPU项目中，针对设计规模扩大（多芯片通讯）、高性能软件运行、复杂调试等需求，合见工软通过自动化流程（自动化割多片多板级联）、时序驱动分割（保障性能目标）、Emu/原型双模调试（满足Emu级调试要求）等方式提供了有效的解决方案。在平头哥玄铁处理器项目中，UVHS平台在单颗情况下实现了50兆速率（无跨片），跨片情况下达到12兆速率，并且支持虚拟原型与硬件仿真的双模切换，得到了客户的认可。
此外，合见工软的系统级EDA工具，例如在去年RISC-V峰会上获奖的V-Bilder和vSpace，能够提供虚拟化平台，支持架构分析以及早期软件开发，并且可以与硬件仿真器、原型平台实现互联。
在数字实现领域，合见工软的DFT全流程平台实现全流程自主化，支持与主流流程无缝切换（配置、设置、架构高度兼容），诊断精度达业界领先水平，近期在某国产先进工艺算力芯片项目中，诊断定位精度超越国际工具。
IP方面，合见工软布局高性能IP及定制化解决方案，系统级EDA同时支持PCB与先进封装设计，覆盖百万Pin级别需求，已服务于国内头部客户。
“坚持自主创新，勇于承担时代的使命。”是合见工软的目标。吴晓忠表示，面对新形势下的芯片需求，合见工软将持续深耕EDA/IP领域，为国产芯片设计提供全栈自主化支撑，助力数字经济高质量发展。
