芯耀
445
近期，有诸多大厂不约而同宣布，将在不久转向英特尔先进封装技术——EMIB。EMIB（嵌入式多芯片互连桥接）是英特尔推出的2.5D先进封装技术，它采用嵌入式硅桥结构，将多个芯片（如CPU、GPU、HBM）水平连接在基板上，通过硅桥的RDL（重布线层）实现互连。
长期以来，台积电CoWoS技术凭借成熟的高带宽互联能力，垄断了英伟达、AMD的高端AI芯片的封装市场。但如今，英特尔EMIB技术正以差异化优势撕开缺口，吸引一众大厂巨头纷纷布局。目前，谷歌已宣布计划在2027年推出的TPU v9芯片中试用英特尔EMIB封装技术，Meta也开始评估该技术用于其MTIA产品。另外，苹果、高通、联发科等据悉也纷纷开始考虑转向EMIB。
EMIB与CoWoS的技术区别，在于它们对“互联”本质的不同理解。CoWoS作为2.5D封装的标杆技术，核心在于采用覆盖整个封装区域的大尺寸硅中介层，通过高密度布线实现逻辑芯片与HBM内存等组件的高速连接。这种“全面覆盖”的架构使其在带宽性能上达到巅峰，最新的CoWoS-S5技术已能支持8颗HBM3内存集成，为英伟达H100 GPU提供5.3TB/s内存带宽，成为英伟达等对性能要求极致的GPU厂商的不二之选。但其硅中介层的短板也同样突出，其制造成本占据封装BOM成本的50%-70%，部分场景下甚至出现“封装比芯片本体更贵”的尴尬局面。
英特尔EMIB技术则走出了一条“精准互联”的差异化路径。其核心创新是摒弃大面积硅中介层，仅在需要高速互联的局部区域嵌入小型硅桥，其他非关键区域通过常规基板实现连接。这种“按需部署”的设计大幅降低了硅材料用量。
在封装尺寸上，EMIB展现出更显著的优势，据Trendforce报告，相较于CoWoS-S仅能达到3.3倍光罩尺寸、CoWoS-L目前发展至3.5倍，预计在2027年达9倍；EMIB-M已可提供6倍光罩尺寸，并预计2026到2027年可支援到8倍至12倍，这让EMIB能更好地满足ASIC芯片集成更多功能模块的需求。此外，局部硅桥设计减少了热堆积，散热效率比CoWoS提升20%，对于需要7×24小时运行的AI推理芯片而言至关重要。
而这么多厂商集体将目光投向EMIB，最直接的推力来自CoWoS持续已久的产能危机。AI算力需求的爆发式增长使CoWoS产能长期处于供不应求的状态，英伟达一家就占据了超过60%的产能，AMD、博通等厂商又瓜分了剩余份额，导致谷歌、Meta等后发玩家面临“排队周期超过产品生命周期”的困境。
台积电虽计划积极扩产，据摩根士丹利预测，为匹配3nm芯片产量增长，台积电CoWoS产能需在2026年底扩张超过20%，月产能至少达到12万至13万片，较此前预期的10万片显著提升。新增产能将部署在AP8厂区的P1和P2阶段，具体投产时间取决于厂房建设进度。但瑞银预测2026年英伟达对CoWoS晶圆的需求量将达67.8万片，同比增长近40%，产能缺口仍难以填补。
在这种背景下，英特尔的EMIB或可成为打破产能垄断的关键选项，其美国新墨西哥州、俄亥俄州的封装基地不仅能提供充足产能，更满足了美系客户对本土供应链安全的需求。
技术适配性与成本效益的平衡，进一步加速了厂商的迁移步伐。随着谷歌、亚马逊等云端服务商加速自研ASIC芯片，市场对封装技术的需求开始从“极致性能”转向“性价比与灵活性”。EMIB的定制化架构恰好契合这一趋势，其支持不同尺寸芯片的异构集成，设计周期更短，能快速响应ASIC芯片的迭代需求。以Marvell为例，其与英特尔合作开发的下一代网络处理器采用EMIB封装后，不仅封装成本降低35%，更满足了严格的功耗预算。高通则瞄准中端AI加速卡市场，借助EMIB的成本优势在性价比战场建立竞争力。
值得注意的是，EMIB的崛起并不意味着CoWoS的衰落，而是先进封装市场进入“细分适配”的新阶段。CoWoS在互联密度和超高频段信号完整性上的优势，仍是英伟达、AMD等高端GPU厂商的核心需求，短期内难以被替代。而EMIB则在ASIC、中端AI芯片等领域或可打开增量空间，形成“高端市场CoWoS主导，中高端性价比市场EMIB突围”的格局。台积电也在积极应对竞争，一方面加速CoWoS产能扩张，另一方面开发性价比更高的版本瞄准中端市场。
从行业演进视角看，这场技术博弈标志着先进封装已从芯片“保护壳”升级为决定系统性能的核心竞争力。英特尔凭借EMIB的差异化优势，或许能打破台积电在先进封装领域的垄断，推动市场从“单一依赖”走向“多元竞争”。
随着EMIB与英特尔Foveros 3D封装技术的深度融合，以及台积电SoIC技术的持续迭代，一场围绕2.5D/3D封装的技术竞赛将全面展开。对于芯片设计厂商而言，如何根据自身产品定位选择适配的封装方案，将成为决定市场竞争力的关键；而对于整个半导体行业，技术多元化带来的供应链韧性提升，将为全球算力革命提供更坚实的支撑。
