芯耀
与非AI
336
台积电 CPO 是CoWoS 先进封装 + COUPE 光电集成的标准化平台方案，通过将光引擎从 PCB 移至中介层，实现功耗降 10 倍、延迟缩至 1/20，是 AI 算力扩展的官方唯一指定光互联路线。
芯科技圈 挖掘到一份《TSMC Advanced CPO Integrated by CoWoS® and COUPE》报告，小编带大家一起学习下。
台积电 CPO 的核心架构：CoWoS® + COUPE 双平台融合
台积电 CPO 并非单一技术，而是由CoWoS 先进 2.5D 封装 + COUPE 光电集成引擎两大平台深度融合而成，是面向 AI/HPC 的标准化、可量产方案。
CoWoS：负责逻辑、HBM、小芯片的2.5D 异构集成。
COUPE：负责光引擎（OE）的光电异质集成（EIC 叠 PIC）。
二者合封，构成台积电下一代高性能 CPO 完整平台。
COUPE 是台积电光引擎的统一标准底座
COUPE（Compact Universal Photonic Engine）是台积电定义的通用高性能光电集成平台，覆盖从可插拔到 CPO 全场景。
采用SoIC® 无凸点键合，将 EIC 直接堆叠在 PIC 晶圆上。
结构：硅载体 + 硅透镜 + 金属反射镜 + 光栅耦合器（GC），实现最优光路径。
性能：净插入损耗≈0dB，GC 插损≤1.2dB，1dB 带宽达 25nm。
定位：下一代光引擎唯一标配方案。
CPO 封装演进路线：从基板到中介层，性能指数级提升
台积电明确 CPO 封装分四级演进，越靠近芯片，功耗与延迟越低。
铜线互联：>30pJ/bit
光引擎在 PCB（可插拔）：>10pJ/bit
光引擎在基板：<5pJ/bit
光引擎在硅中介层（CoWoS-L/R）：<2pJ/bit关键结论：中介层 CPO 功耗优于铜线 10 倍以上，延迟降至 1/20。
CoWoS® 是 AI/HPC CPO 的最佳载体CoWoS-S/CoWoS-L/CoWoS-R 全家族支持 CPO，可匹配从边缘到超算的带宽扩展需求。
CoWoS-L：超大中介层，支持≥12 颗 HBM4E + CPO 光引擎。
可在中介层嵌入 LSI、IVR、有源芯片，与光引擎协同。
目标：支撑 AI 算力持续指数级扩展。
光引擎带宽每代翻倍，CPO 是必选路径光引擎带宽将持续代际翻倍，CPO + 高阶调制 + WDM 是唯一可行路线。
单通道：100G → 200G → 400G
调制：MZM / MRM
复用：CWDM → DWDM
光纤 / FAU：密度提升 32X→64X→160X
只有 CPO 能支撑该路线图。
文章篇幅有限，完整报告已上传到芯科技圈知识星球。欢迎扫码加入学习~
