芯耀
553
如何才能翻越EDA三大巨头，实现国产EDA产业的高速发展和自主可控？
这是近二十年来，众多EDA从业者一直在思考的问题。在近期的ICCAD-Expo 2025上，芯师爷在与众多行业资深人士沟通时了解到，国产EDA从业者并不期待于国产替代，甚至在许多人看来，EDA这个产业并不存在“国产替代”的概念，想要实现对海外三大巨头的超越，跟随策略意义不大，在新的产业机遇中寻找突破点才是正解。
在先进封装、超节点、RISC-V等领域，国产EDA距离海外三大厂商并不算太远，结合当前国内产业发展情况比较容易实现追赶。
硅芯科技创始人兼首席科学家赵毅博士在接受芯师爷等媒体采访时坦言，“过去做国产EDA很难，但如今我们恰好赶上了行业换代的关键窗口——芯片设计正从单Die向多Die、从传统封装向2.5D/3D先进封装演进。这个新范式带来了全新的设计需求，而这些需求恰恰是我们十多年来持续打磨的方向。”
1、先进封装与 EDA 的碰撞，技术变革与新需求
这两年先进封装非常火热，主要的推动因素有以下两点：
一方面，过去几十年，单芯片通过尖端制程和大芯片设计追求性能提升，但如今已面临性价比低、物理极限等瓶颈。而先进封装通过多芯片堆叠，实现了算力密度的跨越式提升，同时打破了传统单芯片的技术壁垒。另一方面，地缘政治因素也让先进封装成为国内突破 "卡脖子" 困境的关键路径。当前主流的堆叠方向可分为横向（2.5D）与纵向（3D）。
在ICCAD-Expo 2025的峰会演讲中，赵毅提到，无论是 CPU、GPU、AI 芯片还是 RISC-V 芯片，多芯片堆叠已成为行业共识，其核心优势不仅在于产品组合的灵活性，更在于支持硅光等新型技术的集成应用，为异构异质集成提供了可能。
在先进封装的发展下，传统EDA工具的设计逻辑和应用场景被彻底重构，催生出全新的技术需求和工具板块。赵毅举了个例子，国产Interposer已能做到对标CoWoS的0.4微米线宽线距，但工程师在实际设计中，真能用到这个极限吗？没有适配的EDA算法支撑，再先进的工艺也难以发挥价值。无论是布线密度、缺陷建模、热电耦合仿真，还是多Die测试验证，都对EDA提出了全新挑战。
赵毅表示，“先进封装所需的EDA，和传统单芯片EDA有着较大的差异。”堆叠芯片的设计不是简单把几个GDS拼在一起；它需要跨Die的架构协同、跨层级的物理验证、异构集成的仿真建模……这些都要求EDA工具从底层重构。
变革主要体现在以下几个方面：
第一，跨维度、跨工艺的算法革新。先进封装的多芯片堆叠涉及跨垂直纬度、跨 Die 的链路设计，即使是微小的互联点，也需要适配不同堆叠方式的专属算法。同时，不同的互联工艺、键合工艺、规模工艺，都要求 EDA 工具具备全新的布局布线算法。
第二，跨层级协同与仿真前移。多芯片堆叠的仿真面临两大核心挑战：跨工艺与跨层级。这要求仿真工具不仅能实现多层级协同仿真，更要推动 "仿真前移"—— 打破传统单芯片 "先设计、后仿真" 的模式，通过设计与仿真的协同，将仿真环节融入早期设计流程，大幅缩短迭代周期。
第三，DFT架构的全面重构。单个Die的微小缺陷可能导致整堆芯片失效，因此必须重构DFT（可测试性设计）架构 —— 不仅底层缺陷类型、电路生成方式不同，测试范式也需革新（例如堆叠前的 Die 级测试至今仍是行业难题）。这要求EDA工具从缺陷建模、测试流程设计到冗余自修复机制，提供全流程解决方案。
第四，系统级协同与特殊规则适配。多芯片混合堆叠需要实现系统级 LVS（版图与 schematic 一致性检查），同时针对先进封装的特殊工艺规则，开发专属的验证引擎。此外，验证环节需打破 "IC 设计与封装设计分离" 的传统模式，实现跨环节的协同验证。
第五，场景化适配与协同优化。多芯片混合集成的架构设计面临两大路径选择："拿来主义"（集成第三方已封装好的 Die）与 "划分重组"（自主选择 Chiplet 工艺、类型，实现数字 / 模拟 / 射频等异构集成）。无论哪种路径，EDA 工具都必须深度适配工艺特性与堆叠场景，不仅要关注 D2D 互联性能，更要参与 Chiplet IO 分布、布线资源规划等前端设计环节。
2、硅芯科技的解决方案
赵毅自2008年起便投身于2.5D/3D堆叠芯片设计方法研究，是世界最早期研究前沿芯片架构设计方法的研究团队之一，并在堆叠芯片EDA后端布局、布线、可测试、可靠性等方面均有世界领先成果。
针对先进封装带来的设计范式变革，硅芯推出了3Sheng平台——深度适配2.5D/3D 堆叠工艺、覆盖异构异质集成场景的全流程 EDA 平台。
该平台有以下几个特性：①统一平台架构：打破传统 IC 设计与封装设计的割裂，实现从架构探索、物理实现、仿真验证到测试的全流程协同；②工艺深度适配：支持主流 Bump、键合工艺等先进封装技术，已与多家工艺厂家完成适配，覆盖 "拿来主义" 与 "划分重组" 等不同应用场景；③全链路工具链：包含架构设计探索（支持跨工艺 / 跨层级分析、布线资源预规划）、物理实现（适配 2.5D/3D 不同堆叠方式的布局布线算法）、多层级协同仿真（支持 Chiplet→PCB 全链路仿真前移）、系统级验证与 DFT 设计等核心模块；④标准化适配能力：支持自动生成工具兼容的标准化库文件，解决不同厂商 Die 的集成适配问题。
赵毅在演讲中提到，目前，硅芯科技已与多家先进封装厂展开合作，通过构建覆盖 RDL、硅中介层、玻璃基板、TSV/TGV 等多类工艺的标准化数据库，把原本分散在流程文档和经验规则中的工艺参数转换成可被设计工具直接调用的模型。随着这些模型接入 3Sheng Integration 平台，设计端能够在早期完成跨工艺互联规划、寄生参数评估和热应力预测，大幅减少后期返工，使多芯粒系统从设计到验证能够顺畅推进。
值得一提的是，作为一家上游的EDA公司，硅芯科技并不止局限于自身的发展，也非常热衷于对产业生态的联合，在此前的多个展会中，都能见到由硅芯科技所主导的先进封装生态展区。
过去，芯片制造（前道）和封装（后道）泾渭分明，封装更多被视为“后端工序”。但随着2.5D/3D先进封装兴起，情况彻底变了——封装不再只是“包起来”，而是深度参与系统集成，甚至催生了所谓的“中道工艺”。赵毅在采访时表示，先进封装和传统封装有较大的差异，需要对材料、工艺、良率有更深的技术积累，这样才能更快推进Interposer、Hybrid Bonding等尖端技术。
也正因此，当前全球最先进的封装工艺其实在台积电，CoWoS、InFO、SoC等技术都展现出其在封装领域的水平，成功地将顶尖的晶圆制造能力、前瞻性的战略布局、多样化的技术组合、顶级客户的深度绑定以及雄厚的资本投入融为一体，自成生态。
在台积电不可复制的情况下，打造由多个环节所聚力的生态链更为重要。看到当前产业存在的生态缺位情况，硅芯科技决定着力推动先进封装生态的成型。
据赵毅透露，自今年以来，国内诸多头部先进封装厂也逐渐加入到生态的建设当中，开始自建Interposer能力、布局HBM集成产线。大家都意识到，只有把新一代EDA公司、堆叠芯片设计方法学提前纳入工艺开发流程，整个产业生态才能闭环。“先进封装的本质是系统工程，只有EDA、设计、制造、封装四方协同，才能真正释放先进封装的潜力。”
3、国产EDA，除了并购，还可以报团取暖
“不要‘全面替代’，而要追求‘差异化突破’”。谈及与海外三大EDA厂商的竞争时，赵毅强调。
赵毅表示，据其了解，目前全球只有Cadence和Synopsys拥有相对完整的堆叠芯片EDA流程，尤其在Logic+HBM+CoWoS这一主流场景上，他们通过十年积累，已深度耦合HBM协议、封装工艺与算法。坦白讲，我们在这一赛道短期内很难超越。机会在于差异化场景。比如在特定领域领域，客户需要的是ADC+FPGA+DSP等异构芯片在Interposer上的混合集成——这类微系统比标准HBM堆叠更复杂、约束更多。我们在这些非标场景中打磨出独特的布线与验证算法，反而形成了局部优势。先在一个细分场景打穿，再反哺通用场景，这才是可行路径。
值得一提的是，不似海外巨头那般全流程EDA贯穿，很多本土企业在如DRC检查、参数提取、热仿真等工具开发商保持着一定优势，并且通过“多个点工具组合覆盖流程”的方式，逐步构建局部闭环。
回归到国产EDA产业发展本身，整个行业已经从前些年的百家争鸣之势转向大浪淘沙和并购整合期，仅是今年上半年就已经出现多起收并购案件。不过，除了并购，赵毅认为围绕具体场景开展工具级协作，或许是国产EDA产业发展的另一条路。
赵毅表示，随着系统复杂度飙升，我们并非要用“多芯片”方案包打天下，而是希望将其与单芯片内部的设计、乃至系统级的功能EDA工具进行深度融合与捆绑。我们的愿景不仅是串联起“工艺”和“应用场景”，更希望能在EDA行业内促成一次“合纵连横”。我们正好处于一个独特的位置，可以通过这种协作模式，为整个行业探索出一条新的发展路径。
