后仿真 GLS 中的 no timing check list

1加哪些point

后仿真添加no timing check清单的核心目的，是屏蔽设计中固有且无法规避的时序违例，防止仿真产生不定X态、引发信号串扰，干扰正常的芯片功能验证结果，过滤无效仿真报错。

需要添加该约束的场景主要分为四类。一是异步跨时钟域第一级触发器，这类触发器无法满足建立、保持时序要求，后仿必然报违例、产生X态，是最核心的适配场景，仅需屏蔽第一级，后续同步触发器禁止添加。二是异步复位置位信号，复位释放若贴近时钟沿易产生亚稳态，需对接收复位信号的第一级触发器屏蔽时序检查。三是仿真器X态传播误报，代码条件判断出现X态引发的连锁时序报错，可通过该约束屏蔽。四是DFT测试信号，功能仿真中scan_enable、test_mode等测试信号处于关闭状态，可屏蔽其无效路径的时序检查。

使用该约束需严守核心规则，避免隐藏功能与时序BUG。需精准甄别路径，仅屏蔽固有无效时序路径；优先采用实例级精准屏蔽，禁用全局时序关闭开关，防止遗漏真实时序问题；同时需保证SDF文件、标准单元库及仿真工艺角匹配芯片实际应用场景，保障仿真精度。

2复位同步器第一级寄存器的数据pin要屏蔽吗

对于异步复位，同步释放下的解复位场景。后仿真需将复位同步器第一级触发器数据引脚加入no timing check列表，其底层逻辑与异步信号同步器第一级处理规则一致。

复位信号属于异步信号，第一级触发器D端常接固定电平。复位释放时，信号跳变与时钟沿时序关系随机，无法满足建立、保持时序要求，会让第一级触发器产生亚稳态。若不屏蔽时序检查，仿真器会触发时序违例，使输出变为X态，进而逐级扩散导致整体仿真异常、功能验证中断。

从设计逻辑来看，该级输出不会被后端逻辑直接调用，仅用于过渡缓冲、等待时钟稳定后输出干净复位信号，其亚稳态和X态不会影响最终有效复位信号，因此可安全屏蔽时序检查。

该规则仅针对复位释放场景。复位断言时，触发器会被异步强制置为确定电平，无需依赖时钟，不会产生亚稳态。工程实操中为规避仿真风险，统一对复位同步器第一级添加时序屏蔽约束，保障后仿真稳定运行。

3LOCKUP list

Lockup Cell是DFT扫描插入阶段工具自动添加的时序隔离单元，主流为Lockup Latch，少量为Lockup Flop，仅在扫描移位工作模式生效，对芯片正常功能模式完全透明。该单元主要用于两类场景：一是不同异步时钟域寄存器串联进同一条扫描链，解决移位模式下大时钟偏斜导致的保持时序违例；二是修复扫描链中上升沿、下降沿触发器混用造成的时序窗口不匹配问题。

Lockup Latch搭配反相时钟工作，可将前级触发器输出数据保持半个时钟周期，大幅放宽保持时序约束，有效抵消跨时钟域时钟偏斜，保证扫描移位时序收敛。功能模式下扫描通路关闭，该单元不参与任何数据传输，其时序问题不会影响芯片正常工作。

但在后仿真SDF时序反标过程中，工具会默认对其执行标准时序检查。由于跨域时钟相位无固定关系，Lockup Latch必然出现大量固有时序违例，触发仿真器产生X不定态，并沿扫描链扩散，严重干扰功能验证。

工程中DFT的STA已专门完成扫描移位路径时序收敛，无需后仿重复校验。因此后仿需精准对Lockup Latch实例添加no timing check，仅屏蔽扫描测试无效时序路径，严禁屏蔽前后级扫描触发器、禁止全局关闭时序检查。该屏蔽方式与复位同步器一级触发器屏蔽逻辑不同，仅用于过滤测试模式误报，不会掩盖真实功能时序问题。