跨电感电压调节器（TLVR）技术原理

大家好，这里是大话硬件。

最近在学习TLVR技术，翻译了TI的一篇文章《Introduction to the Trans-Inductor Voltage Regulator (TLVR)》。

跨电感电压调节器技术于2019年推出，相比传统多相Buck电压调节器，跨电感电压调节器能提供更好的瞬态响应，电源功率密度，还可降低整体方案成本（在本案例中输出电容数量减少40%以上）。这篇文章介绍了TLVR拓扑的工作原理，性能优势和成本效益，并对比传统电压调节器，给出设计方式与设计指南。

1.介绍

对现代计算机设备，像微处理器，图像处理器，专用集成电路(ASIC)，以及现场可编程门阵列(FPGA)来说，负载瞬态响应调节始终是电压调节器设计中的一大核心难题。伴随着这些计算设备的技术迭代，芯片架构日益复杂，半导体工艺节点不断演进，晶体管尺寸缩小所面临的物理限制，这都对给它们提供电源的电压调节器性能提出了更高的需求。在某些应用场景中，高端芯片的核电压调节器的热设计电流达到1000A，峰值电流超过2000A，电流上升时间达到纳秒级别，输出稳定电压在0.7V，电压波动控制在±3%范围内。

TLVR 拓扑来源于多相半桥降压转换器拓扑，区别在于将每相单绕组电感替换成了双绕组耦合电感。与多相降压转换器相似，各耦合电感的初级侧也是连在开关节点SW和输出电压之间。新增的次级绕组相互串联构成回路，该支路电感被称为补偿电感器。接下来的章节中，将讨论多相降压变换器在负载瞬态响应方面固有的局限性，讲解TLVR拓扑结构的基本工作原理，性能取舍要点以及工程应用注意事项。

2.变换器瞬态响应

图3为一个带负载瞬态工况的电压调节器简化系统，ISUM是变换器所有相电感电流之和，Iload是实际负载所需要的电流。每当负载电流Iload发生变化时，电压调节器会调整各相开关管的占空比，使总电感电流Isum逐步升降，跟踪新的负载电流Iload值。

变换器的输出滤波器，尤其是滤波电感，限制Isum跟随至新负载电流Iload的速度。在Isum增大或者减少时，输出滤波电容必须提供两者之间的差值，补充或者释放对应电荷Q。在此期间，转换器的输出电压可能出现下冲或上冲，想要限制电压偏差，只有两种途径：要么提高Isum升压的速率，也就是减小电感，要么增加输出电容的容值。

图4是传统多相降压变换器中典型输入电压与输出电压波形

公式1表明输出电压偏差，输出电容和电流上升下降时间三者之间的关系

对于传统的多相降压变换器，电流变化斜率直接取决于每相电感。降低电感值确实能够改善瞬态响应。但是单纯降低每相的电感值会带来副作用，对变换器的功率损耗和稳态纹波产生非预期的的影响。降低电感值会导致纹波增大，进而输出电压纹波也会增大，但是输出通常有着比较苛刻的要求。同时还会增加各相电流的均方根的值，从而降低整体变换器的效率。

在多相降压变换拓扑中，电感值在稳态和瞬态工况下固定不变。电感的选型必须综合考虑动态响应，功率损耗，电压纹波和电流纹波。将电感减少在实际应用中并不可行。因此，可能往往需要采用大量的输出电容才能把电压波动控制在规格范围内。

TLVR拓扑结构通过在不能工况下采用不同等效滤波电感解决了这个问题。在稳态期间，等效滤波电感值大，能有效限制变换器的纹波和功率损耗均方值。在瞬态期间，等效滤波电感值小，可以有效减少输出电容的数量来满足特定瞬态响应要求。图5展示了TLVR拓扑瞬态典型瞬态响应，在变换器响应负载变化时，电流斜率明显要更加陡峭。

结合直流负载线（自适应电压定位）技术，无论是多相降压或者TVLR拓扑都能够有效减少输出电容的数量。图6阐述了这一机理，该技术适用于多相降压或者TVLR拓扑，并且本质上没什么变化。

给定一个包含负载步进大小和输出电压最大最小值规格参数时，普通变换器采用零负载线设计（RLL=0Ω)，输出电压不受负载电流影响保持恒定；此时，允许的输出电压过冲和下冲等于总电压规格的50%。对于非零负载线的设计，变换器会根据实测负载电流动态调节输出电压；零负载时的电压被设定为接近最大允许输出电压的值，公式2描述了在有负载线时输出电压

公式3定义了RLL取决于允许电压偏移VDROOP的值

公式4和公式5表达了RLL对变换器输出电容的影响

图6直流负载线 / 自适应电压定位示意图

3.磁学

TLVR 依靠稳态、瞬态下等效电感的差异化实现瞬态性能优势，因此需要理解耦合电感的磁特性，该原理也适用于其它耦合电感方案。图7展示了传统两相耦合电感的结构，其中变换器的两相绕组共享同一个磁芯。一个绕组中电流增加，磁芯磁通量叠加，会引起另外一个绕组电流同步增加。在负载暂态过程中，某一项绕组的电流变化会引起其他相中电流发生同向变化。这种操作方式会使整个变换器的Isum能够快速调高或调低其输出功率，从而比独立电感方案能更快速地满足负载电流需求。

这类耦合电感绕组间耦合系数K通常介于0.4至0.7之间，该耦合关系通过核心结构（图7中中间支腿处的气隙）得到良好控制。非常高的耦合系数并不好，因为会增加变换器在稳态时的纹波电流，极低的耦合度会直接降低可实现的瞬态效益。

图7传统双相耦合电感器

由于多种原因，传统耦合电感应用于高相数设计（即相数超过4个）的场景尚不普遍。要扩展到高相数需要复杂的芯体几何结构来保持耦合对称性。不同相数需要定制专用电感，通用性差。同时专利限制造成器件采购渠道受限，而针对TLVR拓扑结构，不存在这样的限制。

TLVR拓扑结构基于类似的原理，但是采用了不同的磁性结构——间接耦合电感器，如图8所示。每相电感拥有独立磁芯，每颗磁芯上绕制初级、次级两组绕组。因此，只需要增加铁芯数量，就可以轻松扩展至更多相数。每个耦合电感的励磁电感LM用来存储能量和滤波。同一个磁芯内部初、次级两个绕组的耦合系数很高，所有相位的次级绕组串联成环，次级回路电流实现各磁芯（各相位）之间的相间耦合；初级绕组连接功率变换级，次级绕组实现相间耦合作用。

与传统耦合电感器类似，TLVR相间耦合系数(α)处于 0.4 至 0.7 之间较为适宜。次级回路用于控制此耦合关系。次级回路漏感太小会带来强耦合，造成稳态纹波恶化；漏感过大或者受 PCB 走线、制造公差影响，耦合效果难以稳定。

为了控制相间耦合，TLVR拓扑结构通常在次级侧采用一个独立的物理补偿电感LC，如图9所示。若在次侧回路中的漏感相对于各耦合电感器励磁感抗足够大，且该漏感可以通过制造工艺有效控制，则不需要单独配置一个LC，特别是在每相开关频率高于1MHZ的高频设计中尤为适用。图9带外置补偿电感L_C的间接耦合双电感，L_LKG为绕组漏感。

图10展示了典型TLVR电感的结构。该电感器的尺寸和外形与用于多相降压变换器的传统大电流铁氧体磁芯电感器相似。次级绕组在初级绕组内部。器件底部焊盘布局兼容传统设计，同一块 PCB 板既可以布置 TLVR 方案，也可以布置普通多相 Buck 方案。。A初级绕组，B次级绕组

4.TLVR拓扑结构运行原理

4.1稳态运行

图11展示了典型TLVR转换器原理图，其中重要节点，电压及电流均已经标注。图12展示四个相位TLVR变换器的稳态电流波形。本例子中，相领相位开关脉冲在时间上互不重叠。TLVR拓扑结构没有最大占空比限制。这些原理同样适用于脉冲在时间上存在重叠的高占空比应用场景。

图12展示了次级侧回路LC电路、四相开关节点以及第4相初级侧电流PRI4的电压和电流波形，为便于理解，本图对三种不同的运行状态均标注了相应标签。最重要的关系在于 LC 环及其对 IPRI 和 ISUM 的影响。

各相励磁电压与降压转换器励磁电压相似。公式6适用于相位开，公式7适用于相关关，励磁电感始终遵循如公式(8)所示的基本电感关系式。

补偿LC两端的电压始终等于所有相位上励磁电压之和，如公式9所示，LC本身始终遵循低基本电感特性，该公式由公式10表示

每相初级绕组电流IPRI等于励磁电流叠加次级回路电流ILC，如公式11所示，Isum是所有相初级电流之和，公式12所示。

表1汇总了图12中所示各相关电压与电流的数值，这些数值均相对于图中所示的IPRI4推导结果而来

4.2负载瞬态升压

图13和图14展示了在相同负载阶跃条件下，多相降压变换器与TLVR设计的仿真对比结果。表2总结了仿真参数。这些是采用TI TPS536C9T DCAP+™恒定导通时间控制器的闭环仿真。

关于图13和图14的几点观察

（1）TLVR 电路对瞬态响应（ISUM 追赶上 ILOAD）的速度要快得多，这是因为 ISUM 的上升速率更高。因此，输出电压的偏差显著降低。

（2）瞬态响应过程中，多相降压变换器所需要的脉冲数量数远多于TLVR结构，这意味着在瞬态事件期间，TLVR设计的每个脉冲能够提供更多的能量。

（3）鉴于恒定导通时间控制的特性，瞬态响应期间脉冲发生了重叠。在脉冲重叠工作模式下，LC电压升高远高于输入电压的水平，随后在稳态下恢复至正常工作状态。

根据稳态运行期间所描述的关系，不难理解为什么Isum的上升斜率TLVR要比降压转换器快，而且瞬态响应更好。

对于传统多相Buck变换器，Isum是每相电感电流直接叠加，公式13描述，而在TLVR中，除各相励磁电流ILM之外，每相都会叠加次级回路电流LC，公式14所示

4.3 负载瞬态降压

图 15 与图 16 展示了在相同的负载降压工况下，多相降压变换器与 TLVR 设计之间的仿真对比结果。该仿真采用与表 2 中相同的参数。

关于图15和图16的若干观察意见

（1）TLVR 设计对瞬态变化（即 ISUM 追上 ILOAD）的响应速度更快，这是因为 ISUM 的下降速率更快；因此，输出电压偏差显著降低。

（2）在本案例中，两种设计的关断相位数相同，但 TLVR 设计的 ISUM 电流衰减速度更快。

现象同样可以通过ILC 与 ISUM 之间的关系解释 TLVR 设计所具备的优异瞬态响应特性。系统中的所有电感均遵循基本电感特性。在应对负载降压阶跃变化的瞬态响应过程中，该变换器会同时关断所有相位。公式 19 展示了多相降压变换器中 ISUM 的下降斜率。

采用类似的分析方法，公式 20 展示了 TLVR 设计中 ISUM 值的下降斜率；在此分析中，为便于比较，假定 TLVR 的磁化电感 LM 等于降压滤波器的电感 L。由于 LC 环路引入的因子（该因子与相数 NTOTAL 的平方成反比）的影响， TLVR 设计中的 ISUM 值下降速度更快。

5.电感选型

补偿电感LC的选型要求不同于普通DC/DC的电感，LC需要在动态响应和电流纹波之间进行权衡。

通常，可将 LC = LM 作为一种平衡的折衷方案；分离器件设计，LC 值通常介于 LM 的 0.8 倍至 1.5 倍之间。较低的数值在高度集成的设计（例如电源模块）中更为常见。

在稳态下，LC 几乎没有直流分量——仅存在微小的交流电流纹波——这是因为其以高频率进行开关操作（在无脉冲重叠时，频率至少为 NTOTAL × fSW），具体描述于公式 21 中。鉴于较高的 fSW 值，可选用低铁心损耗材料（例如铁氧体心柱）。另一种进一步改善瞬态响应的方案可采用软饱和磁芯。

然而，在瞬态事件期间，LC会流过很大的电流，如公式22所示；其中 t RESP表示控制器的响应时间，这一点在图15和图16中有所突出。因此，应选用具有高饱和电流的LC元件，其特性应与各相中使用的耦合电感器相匹配。

在建立起较大电流后，LC电流会自然衰减至零，其衰减过程具有相对较大的时间常数 τ LC

如公式 23 所示。时间常数由LC电感值、LC直流电阻、次级回路总电阻、PCB 走线电阻共同决定。在高频反复负载跳变的场景， ILC 来不及完全归零，但负载上升、下降会交替改变ILC的方向，磁芯不会发生饱和。图 17 和图 18 展示了这一现象的仿真结果。

在负载阶跃响应过程中，LC 两端的电压 ΔVLC 可能会超过输入电压 VIN。假设控制器根据负载阶跃信号触发 相位，式（24）可计算 ΔVLC。

爬电现象通常无需特别关注，因为高压状态不会持续较长时间；然而，在某些情况下，LC 两端的高瞬态电压对于保障应用安全及确保元件可靠性而言可能至关重要。

6.稳态纹波

基于 TLVR 的设计方案通常比多相降压转换器方案具有更大的输出电压纹波。通常，多相变换器依靠相位交错实现纹波抵消，而产生较低的电压纹波。当各电感电流之间存在 360°/ NTOTAL 的相位偏移时，该变换器可实现最佳纹波抵消效果。然而，对于 TLVR 设计，TLVR 中总电流ISUM等于各相励磁电流叠加 ILC。尽管每个磁化电感 ILM 所产生的 ISUM 项因交错作用而相互抵消，但 ILC 所产生的该项则不会抵消——这一点由公式 25 表示。

图 19 展示了 ISUM 上的纹波与变换器输出电压上的纹波之间的关系。通常，转换器与负载之间通过一个电源分配网络（PDN）进行隔离。ISUM 由变流器在单一地点生成，随后传输至距离较远的 PDN。PDN的阻抗决定了输出电压纹波。因此，在 TLVR 设计中引入的额外 ISUM 波纹会直接导致更大的输出电压波纹。

图 20 中的一个示例展示了转换器占空比的影响。在某些占空比下（当相位完美重叠时，即 NTOTAL × D = 1,2，...）， ILC 波纹仍可变得非常小；然而，对于典型应用（图 20 中针对典型输出电压 1.0 V、1.2 V 和 1.8 V 的情况进行了标注）， TLVR 设计通常具有大 25% 至 50% 的 ISUM 波纹，因此其输出电压波纹也相应增大了 25% 至 50%。多数实际项目中，满足瞬态指标需要的输出电容容量本身远大于纹波指标要求的电容容量，纹波增大一般不会成为瓶颈。

降低 TLVR 电路设计中电压纹波的一种常用方法是采用多个 LC 电路环路。图 21 展示了一个包含双次级 LC 电路环路的示例。各相的触发顺序设定为 ILC1 与 ILC2 电流呈 180° 相位差，从而使 ILC1 与 ILC2 电流的纹波相互抵消。交错式TLVR设计。

实际 PCB 布局会带来约束：同一个次级回路内各相尽量就近摆放；不同次级回路受负载位置限制，有时分布在负载两侧，回路之间距离较远。也可以采用每个次级回路分配不等相数的非对称方案，纹波抑制效果略有下降，但依旧可行。

7.功率损耗和效率

图23对比了相同器件参数下多相降压转换器和TLVR的电源效率。曲线几乎上相同，但是TVLR要比多相小0.1%。

尽管这个电路图用来演示目的，但通常情况下，多相变换器和TLVR的电感值并不相同。为了满足相同的瞬态相应要求，多相转换器的电感值往往更低，这进一步降低了电源效率。在实际应用中，当多相转换器和TLVR使用相同的参数，两者的效率基本相当。在某些情况下，TLVR的效率要略高。

TLVR 存在两类独有的损耗来源：次级补偿电感回路损耗：LC回路存在交流纹波电流，带来导通损耗与磁芯损耗，开关频率高，磁芯损耗不可忽略。功率级导通损耗抬升：ILC叠加到每相电流上，增大功率管电流有效值，导通损耗上升。图 24 展示ILC如何放大下管 MOSFET 电流峰峰值。相数越少，ILC纹波影响越突出，因此 TLVR 更适合高相数（≥6 相）大功率应用。

为了搞清楚损耗机制，公式27解释了典型降压转换器电流纹波与低端开关管电流有效值的关系。对于TLVR设来说，公式更为复杂，但是降压转换器的公式以及解释了IPP的影响。

在高相位设计中，使用动态相位剔除技术来提高轻载的效率也是十分常见。当总输出电流低到不需要开通所有的相位就能维持时，通过减少导通相数，就能减少开关损耗。每相可以处于3种状态之一：高边开，低边关；高边关，低边开；高低边都关闭。通常非线性技术会在瞬态负载发生时，快速增加或者移除相位，因此对负载瞬态响应的影响非常小。图25展示了各状态下电流分布。

在TLVR设计中，当上下开关管都关闭时，LC回路的电流会通过二极管的体二极管持续导通电流，此时这些二极管并未处于开关状态。由于体二极管电压降会导致非开关相位会增加额外的电源损耗。因此，为使相位切除方案具有实际意义，因不切换某相位而节省的开关损耗必须大于由体二极管损耗所产生的损耗。公式28描述了没有非开关相位的功率损耗。

图 26 展示了同一设计在相位切除功能开启与关闭两种工况下的实测曲线，该曲线体现了 TLVR 设计在轻载工况下的效率提升效果。

8.相位倍增

随着功率需求持续提升，在许多情况下，需要设计具有极高相位数（超过 16 个相位）的系统，而所采用的控制器器件却缺乏足够多的独立脉冲宽度调制（PWM）输出端来对每个相位进行独立控制。采用双相或相位倍增驱动——即使用控制器的一路 PWM 输出信号驱动多个功率级——已变得十分普遍。这种设计可以轻易扩展出（降压转换器或TLVR）更高的功率等级。

图27展示了双次级回路，相位倍增型TLVR设计中LC环路的连接关系。这样的设计可以将12相扩展为24相，36相，而不需要另外一个控制器。同一个次级回路内，所有相位次级绕组串联。电流采样：电流输出型功率级信号直接相加；电压输出型电流采样信号采用电阻平均。各路功率器件温度检测信号可以并联汇总。

9.PCB布局

图28展示了一个TLVR功率部分电路板布局和元器件排布。这个设计使用4mm*6mm功率级器件和共面布局TLVR电感，设计和多相降压BUCK相似。

LC回路电感贯穿初级侧焊盘的中间，TLVR次级侧绕组的焊盘使环路在表层，不需要过孔或者加粗走线。因为LC环路在瞬态期间可以承载大电流，走线的宽度在间隙规则允许的范围内，而不需要多层结构。内层地平面隔离次级回路。敏感电路需要和LC或者LC环路保持较大的间隙，以避免噪声耦合和干扰。

LC电感布局放在功率级的旁边。因为LC可承受高于VIN的电压和高开关频率，高瞬态电压和电磁干扰也需要重点关注。一种缓解这种问题的方法是将LC电感拆成两个物理电感，每个电感值是LC的一半，然后对称放置在功率级的两侧。这种做法可以降低LC的最低电压在瞬态发生时。

将各相位紧密排布可以节约空间。然后相位触发顺序并不是按照顺序排布。改变相位顺序可以减少各相位之间的串扰，通过在时域上将个开关节点分散开。图29展示的是使用两个LC回路的高相位实例的缩放布局，将双相结构相邻放置并置于同一LC回路中。每相和LC的回路布局参考图28。回路放在负载的相对两侧（有时称为基本方位——东侧与西侧）来减小在输出电感和负载管脚之间的PDN布线长度。负载中间区域用于高速信号布线；高频去耦电容放置在负载下方或者负载封装内部（图29没有显示）。

将控制器放在远离功率路径可以避免噪声，通过长引线将其与每个LC回路中的功率级相连。与所有高功率设计一样，确保 PWM 输出端具有良好的信号完整性至关重要，用于控制器的电流检测输入端口与电压检测引脚。

10.TLVR 可选组件

近期，德州仪器（TI）等半导体厂商已开始推出专为 TLVR 设计优化的多相控制器及功率级产品。

针对 TLVR 设计优化的智能功率级由于 TLVR 拓扑结构的高速特性，需要采用更高带宽的电流采样架构。例如，TI智能功率级的 IOUT 引脚波形能够有效跟踪在 TLVR 设计中来自LC回路的感应电流纹波。这要求每相电流采样带宽至少比该设计的开关频率（fSW）高一个数量级。TLVR 拓扑结构还增加了高速过流保护所需的带宽需求。

专为 TLVR 设计优化的智能功率级还必须能够承受日益增高的均方根电流，并能够在短时内支持高达其均方根额定值近两倍的峰值电流脉冲——无论是在热工性能还是电气性能方面均需满足这一要求。

控制器通常无需进行架构重构。TLVR 设计采用与多相降压变换器设计相同的控制方案。TI控制器仍采用 DCAP +控制架构，这是一种恒定占空比谷值电流模式控制方式，仅需要补偿参数二次调优。PWM 驱动输出需要较强驱动能力，适配次级回路分隔较远的布局，保障信号完整性。要新增次级回路开路、短路保护功能。

表3与表4汇总了截至本文撰写时TI公司提供的经 TLVR 优化的组件，另有更多组件正在开发中。

11.对比设计实例

前文各节中的示例展示了在使用相同外部组件的情况下，多相降压变换器设计与 TLVR 设计之间的差异。然而，这种对比在实际应用中并不常见，因为负载需求本身并未改变——真正需要调整的是设计本身，以满足负载需求。如前所述， TLVR 电感器的引脚布局与标准单绕组电感器兼容，这意味着两种设计均可在相同的PCB物理布局上进行测试。

表5汇总了这样一个示例：该 TLVR 设计满足与多相降压转换器设计相同的规格要求，且对总功率损耗几乎无影响，同时将COUT所需值降低了40%以上。

12.总结

TLVR 拓扑结构是传统多相Buck变换器设计的演进版本，专为高相数、低电压非隔离式设计而设计。该方案可显著节省输出电容用量，因而日益受到青睐。本文向 TLVR 设计人员介绍了相关概念、工作原理、权衡因素、典型设计案例结果以及实际应用中的注意事项。

获取翻译文档和TI文档，大话硬件公众号后台回复关键字 : TLVR