芯耀
与非AI
66
从铝互连到铜互连，一场改变半导体制造工艺的技术革命
从平面MOSFET到FinFET，再到GAA晶体管，每一次器件结构的变化，都代表着半导体技术向更高集成度和更低功耗迈进。
但有一个问题经常被忽略：
晶体管即使做得再小、运算速度再快，如果连接它们的金属导线跟不上，整个芯片的性能仍然会受到限制。
现代高性能芯片内部，不仅有数量庞大的晶体管，还有复杂的多层金属互连网络。这些导线负责传输逻辑信号、时钟信号和电源电流，是芯片正常工作的基础。
而在半导体制造历史上，从铝互连转向铜互连，是一次重要的技术变革。
推动这场变革的关键工艺之一，就是今天要介绍的大马士革工艺（Damascene Process）。
它改变了传统金属布线的制造逻辑：不再先沉积金属、再把多余的金属刻掉，而是先在绝缘材料中加工出沟槽和通孔，再将金属填充进去，最后通过化学机械抛光形成布线。
这种看似简单的工艺顺序变化，实际上涉及光刻、刻蚀、薄膜沉积、电化学电镀、CMP以及材料可靠性等一整套技术体系。
更重要的是，铜大马士革工艺支撑了先进逻辑芯片数十年的发展。
然而，当金属线宽继续缩小到十几纳米甚至更小的尺度时，曾经推动芯片进步的铜互连技术，也逐渐面临新的物理和制造瓶颈。
一、为什么芯片不仅需要晶体管，还需要大量金属互连？
首先要明确，大马士革工艺主要应用于半导体制造的后道金属互连阶段，即BEOL（Back-End-of-Line）。
这里的BEOL是晶圆制造中的后道工序，不等同于晶圆切割、封装和测试。
在典型CMOS工艺中，晶体管及其相关器件结构主要在前道工艺（FEOL）中形成。之后，还需要通过接触结构、局部连接以及多层金属布线，把这些器件连接成完整电路。
可以将芯片内部的结构理解为：
晶体管负责运算和开关，金属互连负责将这些运算单元组织成能够工作的系统。
随着芯片集成度不断提高，互连结构也变得越来越复杂。
在多层金属布线系统中，通常存在两种基本结构。
一种是金属线（Metal Line），主要负责同一金属层内的横向连接。
另一种是通孔（Via），主要负责不同金属层之间的垂直连接。
通过金属线与通孔交替连接，芯片内部形成复杂的三维互连网络。
但随着晶体管尺寸不断缩小，金属互连开始面临两个突出的挑战。
第一个问题是电阻。
根据基本电阻公式：
R = ρL/A
其中，R是电阻，ρ是材料电阻率，L是导线长度，A是导线横截面积。
当金属线不断变窄、变薄时，横截面积减小，导线电阻通常会增加。
第二个问题是寄生电容。
相邻金属线之间存在电场耦合，金属线与其他导体之间也会形成寄生电容。
线间距离缩小，可能导致耦合电容增加。
电阻与电容共同影响互连延迟。在一阶近似下，互连延迟与RC乘积相关。
这意味着，晶体管本身变快，并不代表芯片信号传输速度一定能够按相同比例提升。
因此，半导体产业不仅需要更先进的晶体管，还需要电阻更低、可靠性更高、能够持续微缩的金属互连技术。
这正是铜互连取代传统铝互连的重要背景。
二、为什么铜能够取代铝？
早期集成电路广泛采用铝及其合金作为金属互连材料。
铝具有电导率较高、制造工艺成熟、材料成本相对可控以及容易通过传统图形化工艺加工等优势。
但随着芯片集成度提高，铝互连的性能限制逐渐显现。
其中一个重要问题，就是电阻。
在室温附近，块体铜的电阻率约为：
ρCu ≈ 1.7 μΩ·cm
块体铝的电阻率约为：
ρAl ≈ 2.7 μΩ·cm
也就是说，在相同几何尺寸和接近相同测试条件下，铜的块体电阻率比铝低约37%。
这对先进芯片非常重要。
因为当互连长度较长、电阻成为关键限制因素时，降低金属电阻率有助于减小信号延迟、改善电源压降，并降低一部分互连损耗。
铜还有一个重要优势：在经过合理的材料和界面工程设计后，铜互连能够实现优良的抗电迁移可靠性。
所谓电迁移（Electromigration），是指在高电流密度条件下，金属原子的迁移可能造成空洞、材料堆积，最终引发开路、短路或电阻异常等失效。
对于长期运行的高性能芯片，电迁移可靠性是决定金属互连寿命的重要因素。
不过，这里需要强调两个容易被误解的问题。
首先，铜的块体电阻率优势，不意味着纳米尺度的所有铜导线都比其他金属具有更低的实际电阻。
当线宽变得非常小时，晶界散射、表面散射以及扩散阻挡层占据的空间，都可能显著改变有效电阻。
其次，铜的可靠性优势也不是无条件成立的。其寿命与晶粒结构、界面、温度、电流密度及应力状态密切相关。
即便如此，在20世纪90年代的技术条件下，铜已经展现出非常明确的先进逻辑互连应用潜力。
问题在于：
铜虽然是一种优秀的导电材料，却不是一种容易采用传统方式加工的半导体金属。
三、铜互连面临的第一个难题：为什么不能直接刻蚀铜？
要理解大马士革工艺，必须先理解传统铝互连是如何制造的。
铝互连通常采用减法制造（Subtractive Patterning）路线。
其基本思路是先在晶圆上沉积一层金属薄膜，然后利用光刻定义布线图形，再通过刻蚀去除不需要的金属，保留导线。
这一工艺路线之所以可行，是因为铝能够通过成熟的等离子体刻蚀体系实现图形化。
然而，铜的情况不同。
在常规半导体干法刻蚀条件下，铜与许多常见反应气体形成的刻蚀产物挥发性较低，难以像铝那样通过成熟的反应离子刻蚀工艺，实现高效、可控、低残留的精细图形转移。
这并不意味着铜在物理上完全无法被刻蚀。
通过离子束刻蚀、特殊化学体系或其他工艺，也可以去除铜材料。
但对于当时需要大规模量产的高密度多层布线而言，直接刻蚀铜面临工艺控制、材料残留、侧壁形貌及成本等一系列困难。
同时，铜还有另一个重要问题。
铜原子容易向周围介质和半导体材料中扩散。
如果铜污染进入对杂质高度敏感的硅器件区域，就可能影响器件电学特性和长期可靠性。
因此，铜互连不能简单理解为把传统铝线替换成铜线。
它需要一整套新的工艺集成方案。
既然直接刻蚀铜存在困难，工程师便选择从另一个方向解决问题：
不再对铜进行图形化，而是先把铜将要占据的空间制造出来。
这就是大马士革工艺的核心思想。
四、什么是大马士革工艺？
Damascene一词来自传统金属镶嵌工艺。
其基本概念是：先在材料表面加工出凹槽，再将其他材料填充进去，形成具有特定形状的结构。
在半导体制造中，大马士革工艺采用相似的逻辑。
首先在介电材料中形成沟槽，随后填充金属，最后去除表面多余的金属。
最终，金属保留在预先定义的沟槽内部。
与传统铝互连相比，两种制造逻辑可以概括为：
| 对比项目 | 传统铝互连 | 铜大马士革互连 |
|---|---|---|
| 图形化对象 | 主要直接刻蚀金属 | 主要先刻蚀介电材料 |
| 金属形成方式 | 沉积后刻蚀 | 沟槽内填充 |
| 主要去除工艺 | 金属刻蚀 | 金属CMP |
| 关键技术 | 沉积、光刻、刻蚀 | 介质刻蚀、阻挡层、电镀、CMP |
| 核心挑战 | 图形精度、刻蚀、可靠性 | 无空洞填充、铜扩散、平坦化 |
铜大马士革工艺进一步分为两类：
单大马士革工艺（Single Damascene），以及双大马士革工艺（Dual Damascene）。
两者采用相同的金属镶嵌思想，但工艺整合方式存在明显区别。
五、单大马士革与双大马士革：究竟有什么区别？
单大马士革工艺通常分别形成金属线和层间通孔。
例如，在一个采用单大马士革的多层互连方案中，可以先制造通孔结构，完成金属填充与平坦化，再形成上层金属线沟槽，进行另一轮填充与CMP。
也就是说，通孔和金属线需要分别完成相应的金属填充与平坦化步骤。
这种方式在工艺整合上较为直接，但可能带来更多的沉积、填充和CMP步骤。
双大马士革工艺则进一步优化了这一流程。
它的核心是：
先在介电材料中共同定义金属线沟槽与下方通孔，再通过一次主要金属填充流程，把两种结构连接起来。
从横截面观察，双大马士革形成的金属结构，常常呈现上宽下窄的组合形状。
上方较宽的部分是横向金属线，下方较窄的部分是连接下一层金属的通孔。
在工艺实现上，双大马士革可以采用不同的图形化顺序。
例如：
Via-First：先定义通孔，再形成沟槽。
Trench-First：先定义沟槽，再形成通孔。
此外，还有采用硬掩模、刻蚀停止层及自对准策略的不同整合方法。
需要注意，所谓双大马士革，并不意味着一定只需要一次光刻。
通孔与沟槽通常涉及各自的图形定义及刻蚀控制。其典型优势是整合金属填充和平坦化步骤，而不是简单取消全部图形化工序。
在铜互连产业化过程中，双大马士革成为非常重要的工艺路线。
但其实际成本优势还取决于光刻层数、介质结构、刻蚀方案、金属填充、CMP和良率等综合因素。
六、双大马士革工艺的完整制造流程
下面以典型铜双大马士革工艺为例，拆解其核心制造步骤。
需要说明的是，不同晶圆厂、不同技术节点，以及不同金属布线层的工艺配方可能有所差异。
这里介绍的是具有代表性的工艺逻辑。
第一步：沉积层间介电材料
在已有器件和下层互连结构之上，首先形成用于电绝缘的介电材料。
常见材料包括SiO₂及不同类型的Low-k介质。
这些材料的作用，是把相邻金属导线隔开，减少不必要的电流泄漏和寄生电容。
随着金属线间距不断缩小，低介电常数材料的重要性逐渐提高。
因为互连延迟不仅受到电阻影响，也受到电容影响。
降低介电常数，可以帮助控制相邻金属之间的寄生电容。
但是Low-k材料通常存在机械强度、刻蚀损伤、吸湿或可靠性方面的权衡，尤其是多孔低介电常数材料。
第二步：光刻与介质刻蚀
接下来，通过光刻定义金属线与通孔所在的位置。
然后使用干法刻蚀，在介电材料中形成沟槽和通孔。
这一阶段最重要的工作，是精确控制结构的宽度、深度、侧壁角度和底部形貌。
如果通孔没有充分打开，可能增加接触电阻，甚至造成开路。
如果刻蚀过程中损伤Low-k介质，则可能增加寄生电容或导致可靠性下降。
此外，沟槽与通孔之间的对准误差，也可能引起连接面积不足、漏电或短路风险。
因此，双大马士革虽然避免了直接刻蚀铜，却把一部分制造难题转移到了介电材料的精密图形化上。
第三步：沉积铜扩散阻挡层
沟槽和通孔形成后，不能直接将铜沉积到介电材料表面。
这是因为铜具有扩散和污染风险。
通常需要先沉积扩散阻挡层（Diffusion Barrier）。
TaN、Ta及其组合是经典铜互连体系中常见的材料选择。
根据具体工艺，还可能设置用于改善铜附着、界面性质或填充能力的衬层（Liner），例如Co、Ru或其他材料体系。
这些材料并不一定承担完全相同的功能，阻挡层与衬层也不能简单视为同一概念。
这一步存在一个非常典型的工程矛盾：
阻挡层越厚，通常越容易获得足够的阻挡完整性与可靠性裕量；但阻挡层越厚，能够留给低电阻铜金属的空间就越少。
对于宽度较大的金属沟槽，这种空间损失可能相对可控。
但当金属线宽接近十几纳米时，阻挡层所占比例就会成为显著问题。
这也为铜互连后续的微缩限制埋下伏笔。
第四步：沉积铜种子层
完成阻挡层和必要的衬层之后，典型电镀铜工艺还需要建立连续的导电种子层（Seed Layer）。
种子层为后续电化学电镀提供导电路径和适当的成核表面。
在经典工艺中，铜种子层可以通过PVD等方式形成。
但随着沟槽深宽比增加，种子层沉积也变得更加困难。
如果侧壁或底部覆盖不足，可能造成电镀不连续。
如果种子层在沟槽顶部过度堆积，又可能导致开口收缩，影响后续填充。
因此，种子层不仅需要导电，还需要满足连续性、均匀性与填充兼容性要求。
第五步：电化学电镀铜
这是整个铜大马士革工艺中最具有代表性的步骤之一。
典型铜互连采用电化学沉积（ECD或ECP）进行铜填充。
晶圆进入电镀系统后，在电流和电镀液的共同作用下，铜离子在导电表面发生电化学还原，形成金属铜。
但是，仅仅能够沉积铜还不够。
真正的困难是：
如何让铜完整填满又深又窄的沟槽和通孔，同时避免内部形成空洞？
如果铜在沟槽顶部沉积过快，开口可能提前封闭，而底部尚未填满。
最终会形成空洞（Void）或接缝缺陷（Seam）。
这些缺陷可能导致电阻增加、局部电流密度异常及后续可靠性失效。
为了解决这一问题，铜电镀体系需要对沉积速度进行精密调控。
其中一个重要机制是超填充（Superfilling），也常被称为自底向上填充（Bottom-Up Filling）。
通过合理使用加速剂、抑制剂、整平剂等电镀添加剂，并控制电镀条件，使沟槽内部尤其是底部区域获得有利的沉积行为。
这样可以降低顶部提前封口的风险，实现较为完整的金属填充。
这一技术的产业化，是铜大马士革工艺得以成功的重要原因。
第六步：退火与铜组织优化
铜电镀完成之后，通常还需要根据具体工艺进行适当的热处理。
退火可以影响铜的晶粒结构、应力状态和电阻特性。
但退火温度与时间必须受到严格控制。
因为晶粒演化、界面反应和铜扩散等因素，可能同时影响电学表现和可靠性。
因此，退火并不是简单地把温度升得越高越好。
它同样是工艺整合中的权衡问题。
第七步：CMP去除多余铜
电镀完成后，铜不仅存在于沟槽和通孔内部，还会覆盖晶圆表面。
这些多余金属必须被去除。
这时就需要CMP，即Chemical Mechanical Planarization，化学机械平坦化。
CMP利用化学反应与机械作用相结合的方式，去除晶圆表面的多余材料，使铜最终保留在预先加工的沟槽与通孔中。
根据工艺设计，铜、衬层、阻挡层及其他材料可能通过不同抛光阶段进行处理。
CMP不仅决定最终是否形成独立布线，也关系到晶圆表面的平坦度。
如果抛光不足，可能残留金属，引发短路。
如果过度抛光，则可能使铜线表面产生凹陷，或者造成周围介质被过度去除。
其中两个典型缺陷是：
Dishing：金属线区域出现碟形凹陷。
Erosion：特定图形密度区域的介质及相关结构发生过度材料去除。
这些缺陷会影响金属截面积、互连电阻、后续层的平坦度及整体良率。
第八步：封帽与多层互连重复制造
CMP结束后，工艺通常还需要形成适当的金属封帽或介质阻挡结构。
其作用包括控制铜扩散、保护金属界面，以及改善可靠性。
随后，可以继续沉积下一层介电材料，并重复相应的图形化、金属填充与平坦化流程。
最终形成多层金属互连网络。
至此，一层典型铜互连结构才真正完成。
需要注意，以上流程是逻辑化的教学示例。真实先进工艺还包含清洗、量测、缺陷检测、表面处理、刻蚀停止层及多种整合控制步骤。
七、大马士革工艺真正难在哪里？
从原理上看，大马士革工艺似乎只是先挖沟槽、再填金属、最后抛光。
但从晶圆厂工程实践来看，它是一个高度耦合的多工艺系统。
其量产难点主要集中在三个方面。
难点一：微小结构的无空洞填充
随着金属沟槽不断缩小，电镀铜的工艺窗口变得越来越窄。
沉积速度、添加剂浓度、种子层连续性以及沟槽几何形貌，都可能影响填充质量。
填充出现空洞后，不一定立即表现为明显的电学失效，但可能降低产品可靠性。
因此，对铜填充质量的判断，必须同时考虑初始电阻、缺陷率及可靠性测试结果。
难点二：铜必须被可靠地限制在指定区域
铜本身是优秀的导电材料，但如果扩散到不应该进入的位置，就可能成为污染源。
因此，金属与介电材料之间的界面工程至关重要。
阻挡层不仅需要具有良好的扩散阻挡能力，还必须与铜填充、接触电阻和后续热预算兼容。
随着结构进一步微缩，如何在更薄的材料厚度下保证阻挡可靠性，成为越来越困难的问题。
难点三：CMP既要去除多余材料，又不能损伤有效结构
CMP并不是简单的机械磨削。
抛光液化学体系、磨粒、抛光垫、接触压力以及材料去除选择性，都需要严格控制。
在不同图形密度区域，CMP去除行为可能存在差异。
这使得晶圆厂不仅需要优化CMP工艺，还需要通过版图密度控制、虚拟金属填充（Dummy Fill）和设计制造协同等方式改善结果。
