我们为什么需要了解一些先进封装？

半导体芯片封装的目的无非是要起到对芯片本身的保护作用和实现芯片之间的信号互联。在过去的很长时间段里，芯片性能的提升主要是依靠设计以及制造工艺的提升

然而随着半导体芯片的晶体管结构进入到FinFET时代，工艺节点的进步呈现明显的趋缓形势。虽然根据行业的发展路线图，工艺节点的迭代还有很大的上升空间，但我们能够明显感觉到摩尔定律的减缓，以及生产成本暴增带来的压力

由此，通过改革封装技术来进一步挖掘性能提升的潜力成为一个非常重要的手段。好几年前开始，行业内就出现了通过先进封装的技术来实现  “超越摩尔（More than Moore）”的口号
所谓先进封装，一般行业内的常用定义就是：所有利用前道制造的工艺方法的封装技术

通过先进封装的手段，我们可以：

大幅度缩小封装后芯片的面积

无论是多个芯片的合封，还是单个芯片的Wafer Level化封装，都可以明显降低封装尺寸以减小整个系统板的使用面积。利用封装手段缩小芯片面积在经济上要比提升前道工艺来得更为划算

容纳更多芯片的I/O端口数量

由于前道工艺方法的引入，我们可以利用RDL技术使得单位面积的芯片上能够容纳更多的I/O管脚，从而减少芯片面积的浪费

降低芯片综合制造成本

由于引入Chiplet的方案，我们可以比较容易地将多个不同功能、不同工艺技术/节点的芯片合封到一起，形成一个系统集成芯片（SIP）。这样就可以避免所有功能和IP都必须采用同一种（最高工艺）的高成本方法

提升芯片间的互联能力

随着大算力需求的提升，在很多应用场景里都需要计算单元（CPU、GPU...）和DRAM做大量的数据交换。这往往会导致整个系统几乎有一半的性能和功耗浪费在信息交互上。现在我们通过各种2.5D/3D封装，将处理器和DRAM尽可能近的连接在一起，就可以将这种损耗降低到20%以内，从而大幅度降低计算的成本。这种效率的提升远远超过了通过采用更先进制造工艺带来的进步

下图是我简单整理的先进封装技术的演进过程

在Flipchip阶段，封装的方式还比较接近于传统技术路线（我多数时候其实是把Flipchip当作传统封装来对待的）

而可以看到，相对于传统封装，WLCSP（FanIn）的方法就和传统有着明显的区别：用前道技术直接对晶圆进行加工（RDL+凸块）后再直接切割形成芯片

而当芯片上的I/O端口越来越多，以至于芯片有限面积无法直接容纳这么多管脚的时候，在原来WLCSP（Fan-In）的基础上又发展出了FanOut技术：通过封装材料扩大芯片面积来容纳更多管脚。而且这样一来，多芯片的合封也成为了可能

当然，封装技术的发展并未在此止步。随着大算力芯片的技术和市场需求的高速发展，行业内又开始开发了2.5D和3D技术：

2.5D：通过Interposer（通常以硅基板为主要材料）将处理器和HBM（High Bandwidth Memory）进行高密度和高效率互联。其中最有名的就是最近因为人工智能而火出圈的台积电的CoWoS封装技术

3D：直接将不同芯片在Z轴方向上堆叠，通过TSV等方法实现更高效率互联

在2.5D和3D封装领域，目前全球主流的晶圆厂、封装厂以及IDM都推出了自己的方案和技术路线以下是我特意整理的各家的产品信息，可谓是五花八门、不一而足

由于整理的信息太多，无法在一篇短文里充分说明，我特意把收集的信息汇总了一下，放到我这个月的线上课程里好好给大家讲一下

目前课程的时间暂定为9月26号（周二）晚上19：00~21：00欢迎有兴趣学习交流的同学在下图中扫码报名后来线上学习交流

这之后我还会设计和安排几门课，分别给大家讲解一下工艺节点里的14nm、7nm到底是什么意思光刻机究竟是怎么工作的，技术的奥秘在哪里如何通过数据模型来理解台积电的财务报告，以及预判它未来的发展空间

......

如果您对这些话题也同样感兴趣的话，欢迎报名我的年课