三星HBM4E良率突破70%

继全球首款量产高带宽内存（HBM）4（第六代）之后，三星电子在HBM4E（第七代）和下一代DRAM的研发方面取得了显著成果。三星电子首席技术官（CTO）兼半导体研究院院长宋载赫在近期的一次内部管理简报会上表示，HBM4E的可靠性测试良率（合格产品比例）已提升至70%以上，公司在下一代10nm级第七代（D1d）DRAM工艺方面已取得领先优势。基于此，三星电子有望进一步加快步伐，增强其在下一代AI内存领域的竞争力。

据半导体行业7月1日消息，宋载赫在6月30日举行的器件解决方案（DS）部门内部管理简报会上表示，“HBM4E的可靠性测试良率已超过70%”。业内通常认为，80%或以上的良率就代表着“成熟良率”阶段，表明工艺已趋于稳定。鉴于HBM4E目前仍处于可靠性测试阶段，超过70%的良率被视为其研发进入稳定阶段的标志。

继今年2月业界首次实现HBM4量产出货后，三星电子于5月29日公布了其12层HBM4E产品的详细技术规格，并向主要客户交付了样品。 HBM4E是HBM4的继任者，它将被安装在NVIDIA将于今年下半年发布的AI加速器“Vera Rubin”中，并计划集成到NVIDIA的下一代AI加速器“Vera Rubin Ultra”中，后者预计将于明年发布。业内人士认为，随着主要客户的样品评估工作正在进行，量产开发进展顺利。

另据报道，下一代DRAM工艺的开发也在顺利进行。宋载赫评估认为，D1d工艺技术的竞争力优于竞争对手，并解释说，开发工作正在进行中，目标是在今年11月获得预生产认证（PRA）。PRA是产品出货前进行的最终内部质量评估阶段。该程序通过全面验证良率、性能和生产效率来确定量产的可行性；通过此阶段即可过渡到全面量产。

具体而言，D1d是三星电子计划从下一代HBM5（第八代）开始应用的核心DRAM工艺。业界认为，如果D1d的研发按计划进行，不仅会对下一代DRAM产生积极影响，而且对HBM5之后产品的竞争力也将有所助益。随着HBM4E研发成果的取得和D1d工艺的稳定，三星电子在下一代AI内存竞争中的技术竞争力有望进一步增强。

与此同时，在简报会后，公司内部出现了关于研发人员角色和薪酬体系的抱怨。据报道，有员工表示，研发部门的贡献需要得到更积极的认可。此前，三星电子管理层和员工已达成一致，将在DS部门设立“特别管理绩效奖金”，奖金金额为公司业绩（营业利润）的10.5%。然而，即使在同一 DS 部门内，存储器部门、通用部门（包括研究所）和非存储器（系统 LSI 和代工）业务部门之间的绩效奖金也存在很大差距，导致人们越来越呼吁改进薪酬制度。