芯耀
与非AI
186
把瑞萨、英飞凌、英诺赛科、安世的四颗 650V GaN 数据手册摊在桌上，第一眼最反直觉的事是：
Vth（门槛电压）一个标 1.2V，一个标 4V，差了三倍多；栅极能扛的负压，一家只敢给 -1.4V，另一家写的是 ±20V，差了十四倍；可一旦把 RDS(on) 随温度往上推，四家的曲线几乎摞在同一张图上。
差别到底是从哪一层开始的？这篇我们从掺杂和温度曲线这两个最"工艺"的入口，把四家拆到底。
先交代一个前提：四颗不是同一档。瑞萨 TP65H030G4PWS 是 30mΩ，英飞凌 IGOT65R025D2 是 25mΩ，安世 GAN041-650WSB 是 35mΩ，英诺赛科 INN650D150A 是 115mΩ。所以下面凡是比"绝对值"的地方，我们都按档位和测试条件标清楚；真正能横向比的，是归一化后的趋势。
第一层：常关是怎么"做"出来的
650V GaN 功率管都是横向 HEMT，沟道靠 AlGaN/GaN 异质结的极化效应在界面"长"出一层二维电子气（2DEG），电子不用离子注入掺杂就有，迁移率远高于硅。这是 GaN 比 Si、比 SiC 都快的根本原因。
但 2DEG 是天然导通的——不加栅压也是开的。要做成"常关"（normally-off），四家走了两条完全不同的工艺路线。
路线 A：p-GaN 栅（E-mode）—— 用掺杂把沟道夹断
英飞凌 CoolGaN 和英诺赛科，都是在栅底下外延一层 p 型掺杂的 GaN（掺镁）。这层 p-GaN 跟下面的 2DEG 形成 p-n 结，靠内建电势把栅下的电子气耗尽，于是零栅压时沟道关断。
代价藏在物理里：p-n 结正向导通后栅极就有电流，正向电压被钳在 3V 上下。所以这类器件栅极不是纯"电压驱动"，更像"二极管驱动"，需要限流。这直接决定了它后面所有的栅极特征。
路线 B：cascode（D-mode）—— 不碰 GaN 掺杂，串一颗硅管
瑞萨 SuperGaN（源自 Transphorm）和安世，走的是耗尽型级联。GaN HEMT 保持天然的常开，再在封装里串一颗低压硅 MOSFET。你驱动的其实是那颗硅管的栅，所以它天生就是标准硅 MOS 的脾气：Vth 4V 左右、栅压 ±20V、栅极漏电只有 nA 级，普通硅驱动器直接就能推。
代价是封装里多了颗 die，GaN 的速度被硅管拖着，栅电荷也更大。
记住这两条路线，下面每一张表都是在看这两条路线的"指纹"。
图1：两条常关化路线的器件剖面（示意），左为 E-mode p-GaN，右为 D-mode cascode
第二层：栅极——数据手册里最藏不住路线的地方
一张表先摆齐（均引自各厂公开数据手册，版本见文末）：
| 参数 | 瑞萨 TP65H030G4PWS | 英飞凌 IGOT65R025D2 | 英诺赛科 INN650D150A | 安世 GAN041-650WSB |
|---|---|---|---|---|
| 路线 | D-mode cascode | E-mode p-GaN | E-mode p-GaN | D-mode cascode |
| Vth @25°C | 3.3 / 4 / 4.8 V | 0.9 / 1.2 / 1.6 V | 1.2 / 1.6 / 2.2 V | 3.4 / 3.9 / 4.5 V |
| Vth 温度系数 | -6.5 mV/°C | 未给 | 推得 -0.8 mV/°C | 未给（175°C 掉到 2.2V min） |
| VGS 连续 | ±20 V | 负向 ≥ -10 V（正向不给电压额定） | -1.4 ~ +7 V | ±20 V |
| VGS 脉冲 | ±20 V | 负向 ≥ -25 V | -20 ~ +10 V | ±20 V |
| 栅极电流/漏电 | ±400 nA | 栅极连续电流 28mA(典型)/46mA(最大) | 30 µA @6V | 10 nA / 400 nA 级 |
图2：栅源电压连续窗口（绝对值），E-mode 尤其是英诺赛科窗口极窄
三个反直觉的点：
第一，Vth 绝对值高不代表"更稳"。cascode 的 Vth 是那颗硅管的，温漂是硅的量级（-6.5 mV/°C），从 4V 掉到 150°C 大约 3.2V；E-mode 的 Vth 由极化决定，英诺赛科从 1.6V 掉到 150°C 只有 1.5V，温漂小了约八倍。所以 cascode 赢在"高门槛抗干扰"，E-mode 赢在"高温下门槛不怎么掉"。
第二，英飞凌的数据手册不给正向栅压上限，改给栅极连续电流 28mA。这不是疏漏，是 p-GaN 栅极是"二极管式"的电流型器件这件事，直接写进了极限值表。
第三，英诺赛科的连续负压只到 -1.4V，而且是由片内 ESD 保护电路钳位出来的下限。在硬开关半桥里，米勒尖峰一旦把栅极往下打超过 -1.4V，就得靠保护电路硬扛——这就是为什么低压 GaN 必须用专门驱动或 RC 缓冲，不能拿普通硅驱动器直接怼。cascode 的 ±20V 在这个维度上最省心。
第三层：RDS(on) 温度曲线——四家几乎重合
这是本文最想让你记住的一张表。把四家的导通电阻从 25°C 推到高温：
| 参数 | 瑞萨 | 英飞凌 | 英诺赛科 | 安世 |
|---|---|---|---|---|
| RDS(on) @25°C | 30 mΩ(T) / 37(M) | 25 / 30 mΩ | 115 / 150 mΩ | 35 / 41 mΩ |
| 高温值 | 62 mΩ @150°C | 53 mΩ @150°C | 234 mΩ @150°C | 84 mΩ @175°C |
| 区间倍数 | 2.07× | 2.12× | 2.03× | 2.40× |
| 折算每 100°C 倍数 | 1.79 | 1.82 | 1.77 | 1.79 |
图3：RDS(on) 随温度归一化（25°C = 1.0），四家曲线几乎重合，每 100°C 仅 1.77–1.82×
把区间统一折算到每 100°C 之后，四家全落在 1.77–1.82，极差约 3%。无论你是 p-GaN 还是 cascode、30mΩ 还是 115mΩ，RDS(on) 的正温度系数几乎一样。
原因在材料：2DEG 的迁移率随温度升高被声子散射主导，这条规律对所有人一视同仁。也就是说，"某家工艺好所以温漂小"是个错觉——温漂由 GaN 异质结决定，路线差异几乎不体现在这里。真正拉开差距的是 RDS(on) 的绝对值和封装热阻，那才是各家器件设计和工艺控制的胜负手。
第四层：第三象限——死区损耗还是反向恢复
半桥桥臂换流时，开关管要短暂走反向导通（第三象限）。GaN 没有体二极管，这里分两种走法：
cascode 走那颗低压硅 MOS 的体二极管，压降低（瑞萨、安世都在 32A 下约 1.8V，16A 下约 1.3V）；E-mode 走沟道自换向，压降高（英飞凌 2.0V@18A 典型，英诺赛科 2.6V@5A）。
| 参数 | 瑞萨 | 英飞凌 | 英诺赛科 | 安世 |
|---|---|---|---|---|
| VSD | 1.8V@32A | 2.0V(典型)@18A | 2.6V@5A | 1.8V@32A |
| Qrr | 标"可忽略"不给数值 | 0（设计值，不含 Qoss） | 0 | 150 nC / trr 59ns |
但这里有个口径陷阱：瑞萨只定性写"Qrr 可忽略（由低压 Si FET 实现）"，安世却给出了 150nC 的数字。前者是披露风格，后者是带 dIS/dt=-1000A/µs 的硬测试——不能直接判谁更优。能直接拿走的结论是：
硬开关半桥（图腾柱 PFC、桥臂直通风险高的场合）最怕反向恢复，E-mode 的零 Qrr 是天然优势；cascode 靠低压降拿到死区损耗更小，但反向恢复不是零，硬开关时会有恢复尖峰。选型时这两笔账要一起算，不能只看 VSD。
第五层：Qg 里到底装了什么
| 参数 | 瑞萨 | 英飞凌 | 英诺赛科 | 安世 |
|---|---|---|---|---|
| Qg（测试条件） | 24.5nC @0→12V | 11nC @0→3V | 3nC @0→6V | 22nC @0→10V |
| Ciss | 1500 pF | 780 pF | 110 pF | 1500 pF |
| Qoss | 135 nC | 82 nC | 28 nC | 150 nC |
| FOM RDS(on)×Qg | 735 | 275 | 345 | 770 |
| FOM RDS(on)×Qoss | 4050 | 2050 | 3220 | 5250 |
比 Qg 绝对值之前，先看驱动摆幅：英飞凌测在 0→3V，因为它栅极自钳在 3V；cascode 测在 10–12V。摆幅不同，Qg 不能直接比。
但把 Qg 乘上 RDS(on) 做成 FOM，规律就干净了：两个 cascode 一组（735/770），两个 E-mode 一组（275/345）。FOM 由路线决定，不是由厂商决定。cascode 的 Qg 里装着那颗低压 Si MOS 的栅电荷加密勒电荷，这是它绕不开的体重。
还有一个细节值得玩味：瑞萨和安世这两颗不同厂、不同年份、不同代的 cascode，QGS、QGD、Ciss、VSD 四项数值几乎一模一样（8.4/6.6nC、1500pF、1.8V@32A）。原因很直白——cascode 的栅极看到的不是 GaN，是那颗低压硅 MOS，动态特性基本被它锁死。这反而说明，cascode 阵营之间的竞争焦点不在开关器件本身，而在封装、可靠性和产能。
第六层：衬底——17% 的失配，和三种尺寸赌注
四家清一色 GaN-on-Si（MOCVD 外延在硅衬底上）。但硅和 GaN 不好相处：晶格失配约 17%，热膨胀系数差一倍（GaN 约 5.6×10⁻⁶/K，Si 约 2.6×10⁻⁶/K），从 1000°C 冷却下来，GaN 层超过约 1µm 就会开裂。靠 AlN 成核层 + 渐变 AlGaN 缓冲 + 超晶格应力平衡压住，缓冲层还要用碳或铁掺杂做成半绝缘来扛高压。这一层工艺，才是 650V 器件耐压的真正地基。
尺寸上三家赌注不同：
英诺赛科是 8 英寸 GaN-on-Si IDM，珠海+苏州自有产线，官网称累计出货已到 20 亿颗量级；其高压产品线现以 700V Gen 3.0 平台为主，覆盖 75–600mΩ，主攻快充、数据中心与激光雷达。
英飞凌 2024 年 9 月在奥地利 Villach 跑通全球首个 300mm GaN 晶圆，用现有 300mm 硅线，每片芯片数约 2.3 倍于 200mm，奔着和硅的成本平价去。它 2023 年还收购了 GaN Systems，三种材料（Si/SiC/GaN）全握在手里。
瑞萨 2024 年收购 Transphorm 拿到 SuperGaN 平台（含 1000+ 专利）；2025 年 4 月授权 Polar Semiconductor 在美国明尼苏达用 200mm 线代工其 D-mode 技术，2027 年量产——这是它的"美国本土供应"落子；同年 7 月推出三颗 650V Gen IV Plus，die 比上一代小 14%、FOM 提升 20%。这条线也顺便印证了瑞萨把 GaN 当主业押的转向。
选型：按场景分派
给一张不绕弯的清单：
想要驱动最省心、最抗造
选 cascode（瑞萨 / 安世）：±20V 栅压、Vth 4V、nA 级漏电，普通硅驱动器直接推，硬开关和噪声环境里最稳。代价是 Qg 偏大、FOM 吃亏。
想要开关最快、效率极限
选 E-mode（英飞凌 / 英诺赛科）：Qg 小、FOM 好、零反向恢复，图腾柱 PFC 和硬开关半桥里优势明显。代价是栅极窗口窄、英诺赛科负压耐受只有 -1.4V，必须配专门驱动或缓冲。
想要低压侧和小封装
E-mode 单 die 能压进 DFN5×6 甚至 WLCSP；cascode 因为两颗 die 难做小，基本停在 TO 系列和 TOLL。功率密度敏感的应用，E-mode 更合适。
想要成本曲线往下走
看衬底尺寸的演进：8 英寸已是英诺赛科主场，300mm 是英飞凌的时间表，瑞萨走 150→200mm 并押美国本土产线。哪家先把大尺寸良率跑顺，哪家在 2027 之后有议价权。
收尾
把四颗 650V GaN 拆到掺杂这一层，结论其实很朴素：决定 Vth、栅极窗口、Qg 这些"脾气"的，是常关化路线（p-GaN 还是 cascode）；决定温漂的，是 GaN 异质结本身，四家谁也绕不开。选型时别被"某家工艺更先进"的叙事带跑——先问清楚你的拓扑是硬开关还是软开关、驱动能不能给专门电路、封装尺寸卡在哪，再去对表。
器件参数均引自各厂公开数据手册，版本如下：瑞萨 TP65H030G4PWS（R07DS1601EU0201 Rev.2.01，2026-06）；英飞凌 IGOT65R025D2 CoolGaN 650V G5（Rev.1.1，2026-03）；英诺赛科 INN650D150A（Rev.1.0，2021-04，其高压产品线现已迭代至 Gen 3.0 700V 平台）；安世 GAN041-650WSB（2021-01）。材料与产线信息来自各厂官网与公开新闻稿。
声明：本文器件参数均来自厂商公开数据手册，用于横向技术比较，不构成选型唯一依据；实际设计请以最新版数据手册及应用笔记为准。
