芯耀
与非AI
2
在 2015 年 12 月，ARM 公司的 Greg Yeric 做了一个题为“50 年的摩尔定律，是不是该退休了？”演讲。
摩尔定律问世已经有 50 年了，在过去的 50 年，单颗芯片（主要指 CPU 或者复杂 SoC）集成的晶体管数量每年都在翻倍（译者注：原文如此，摩尔最初提出的是每年晶体管数量翻倍，但是后来将其修正为每两年晶体管数量翻倍。）。大家都在关注摩尔定律还能够延续多长时间，Greg 在演讲中回顾了历史及当前人们对于摩尔定律何时终结的预测，包含一个从经济学角度预测摩尔定律具体终结日期的表格，根据这个表格，从经济学家的角度来看，摩尔定律的终结日期将在 2029 年左右。
有一批报告都在讲现在晶体管单位成本（cost per transistor）曲线已经开始向上走，不过这些报告几乎都是出自 IBS 之手，Greg 认为这些报告的预测并不靠谱。
首先，这些报告中对于 16/14 纳米（nm）工艺的良率与晶圆成本的估计过于悲观；其次，7 纳米光刻机的速度将比 28 纳米快 50%，刻蚀工艺也将获得提高，从而降低整体光罩的费用。
Greg 亮出的另外一家市场调研公司的预测则显示，即使到 7 纳米工艺，晶体管单位成本曲线仍然呈下降趋势。当然晶体管单位成本下降趋势确实会变缓，光罩成本与设计成本的上升会要求只有量非常大的产品采用先进工艺才比较划算。
不过成本仅是摩尔定律能否延续的一个因素，现在的系统设计需要在成本、性能与功耗三方面都达到要求。如今的系统设计对于功耗预算都有很高的要求，系统设计主要的挑战即在满足功耗预算的情况下如何将性能最大化发挥。
现在半导体工艺的关键问题是寄生效应限制了晶体管的性能。以 7 纳米工艺为例，寄生阻容产生的延迟将占整个器件延迟预算的 60%以上！接触阻抗（contact resistance）将成为很大的困扰，但目前还没有多少办法来减少接触阻抗，这是将来器件工艺发展的极大障碍。
隧道场效应管（TFET）在静电方面表现不错，但是难以提供足够的驱动电流。通过采用三维宽度折叠栅极方式，鳍式场效应管（FinFET）无论在静态电流还是动态性能上都取得了非常好的效果，但是代价是寄生效应增加了。采用纳米线堆叠（stacked nanowires）虽然可以减轻些许寄生效应，但并不能从根本上解决问题。
理论上，平面二维器件更有吸引力，但是如何通过二维通道提供足够大的驱动电流一直是个问题。
如果其他的方法不能降低寄生效应，则只有降低供电电压一条路可以走了。根据自旋电子学理论，半导体器件的供电电压可以低至几个毫伏（mV），然而要实现如此低的供电电压，目前还有很多困难需要克服。
上述的种种现象揭示一个现实，如今再也不能像以前一样，通过简单缩减工艺尺寸，就可以在相同功耗下得到更高的性能。
由于不能降低晶体管单位功耗（power per transistor），如今半导体器件已经进入暗硅（dark silicon）时代：为了满足功耗设计要求，通常情况一颗芯片只有部分晶体管在工作，而其余部分晶体管则处于休眠状态。
举例来说，假设功耗预算相同，一颗 28 纳米工艺的芯片，若分别采用 20 纳米、16/14 纳米、10 纳米、7 纳米或 5 纳米来生产，那么设计时须保证同一时刻各有一定比例的晶体管不能工作，这个比例将依次为 33%、45%、56%、75%与 80%。
暗硅时代的到来催生了多核及存储器辅助（memory assist）与设计等新技术来降低功耗。现在为了在达到在最小面积上实现高性能逻辑电路，往往需要采用长栅器件（longer gate length devices，长栅器件不适合存储器与图形处理器（GPU）领域）。因此，在一颗裸片上支持多种栅间距（gate pitches）或将成为非常有优势的工艺。
在一颗芯片中提供不同的阈值电压也可以降低产品的功耗。例如，一种设计方法即把所有时序上要求不高的晶体管阈值电压提高，与所有晶体管都是一个阈值电压的设计相比，能以更低的功耗达到相同的性能表现，这种设计方法所降低的功耗，与同一设计在两个工艺节点之间的功耗差距相当！
“理想的工艺自然是希望能造出最快又最省电的晶体管，并提供速度与功耗权重不同的工艺选项。”Greg 说道。未来的产品为了功耗可能会对产品性能作出限制，一种选择是实现多器件的异质集成（heterogeneous integration）。
减少变异性是 Greg 演讲的重点之一，在国际电子器件会议（IEDM）的 Coventor 活动上，这个观点也被重复，可以看出减少器件变异性的重要性。器件工程师专注与提高工艺的平均水平，但是 IC 设计工程师则更关注工艺器件的分布特性。对设计工程师来说，以降低器件平均性能为代价来减小变异性，也是值得的！
Greg 在演讲中也提到，很多正在开发的新工艺器件变异性更大，因此这些新工艺的性能等到真正实现量产时可能并不如预期。
Greg 的前半部分讲的内容集中在半导体工艺方面，即如何缩减工艺尺寸，总结一下要点如下：
- 摩尔定律在变慢 -- 后道（封装）成本上升明显。
- 登纳德缩放定律（Dennard Scaling，Dennard Scaling 是 Robert Dennard 于 1974 年的一篇论文提出的，主要思想是认为 MOSFET 的功率密度是常数，即工艺尺寸缩减，功耗跟随降低 ）愈发难以为继 –- 根据现在的工艺特性，减小变异性与降低接触阻抗是主要的技术投入方向。长期来看，需要在保证供电电流的基础上不断降低供电电压。
- 当摩尔定律变慢以后 -- 类似异质集成等颠覆性新技术越来越重要。
- 可靠性与良率将是摩尔定律能否延续的关键。
Greg 演讲的后半部分则重点介绍了工艺演化导致的处理器架构技术变化。
在暗硅时代，设计师要根据计算效率要求决定晶体管的利用率，把性能与功耗不同的核心集成在一起的异质多核是如今主流设计方法。异质多核处理器的多个核心大多数时间仅有一个或者两三个在工作，仅在计算任务特别繁重时所有核心才可能一起工作。这些不同的 CPU 核利用半导体工艺提供的多样化阈值电压，可以有效降低功耗。将来，或许会有专用加速器出现（dedicated accelerators，译者注：从上下文看，这种加速器应该是用来提高一个处理器不同核之间协作效率的）。
多核技术带来了互连问题，当工艺尺寸缩小时，晶体管能够推动信号传输的距离变短，为了维持晶体管传输性能，就需要采用更多的晶体管组合来进行信号传输，这就增加了功耗。
减少互连问题的一种方法是采用三维堆叠（3DIC）技术。虽然三维堆叠芯片封装成本较高，但把集成晶体管数量多、复杂度极高的一颗芯片分成三颗小芯片，然后堆叠起来，由于设计复杂度降低而良率提升，这样就可以覆盖三维堆叠芯片多出来的成本。简单估算可以得出，采用三维堆叠技术设计生产的芯片省电效果相当于采用下一代工艺节点来生产，当然现在三维堆叠芯片在技术上还有很多障碍需要跨越。
最后来谈一下存储器，软件工程师经常将存储器想象为一个大水池，但实际上存储器是一个复杂的多层结构。SRAM 的趋势是存储区块（bank）变小而所占面积变大（不到 50%的面积利用率），SRAM 的基本单元由 6 个晶体管正逐渐变为 8 个尺寸更大的晶体管，SRAM 也是阻碍供电电压继续下降的瓶颈。
作为系统存储器的 DRAM 一般要占整个系统一半的功耗，而且 DRAM 什么都不做的时候也在消耗电流。DRAM 存储器的工艺再往下走，只剩下 2 到 3 个“已知”节点。NAND 闪存技术的趋势是多层与三维，但是 NAND 闪存技术还可以走多远呢？NAND 闪存在成本、功率、速度与使用寿命方面都被抱怨，但目前还没有比 NAND 闪存更好的存储技术出现。
未来的超级存储器需要能够跟随半导体工艺前进，存储密度更大，读写速度更快，功耗也更低。如果现在出现一种读写速度快、使用寿命长的非易失性存储器，可能会改变整个半导体产业的发展模式。RRAM 是超级存储器的一种备选方案，但是 RRAM 的一致性较差，使用寿命还不够长，在工艺尺寸缩减方面也遇到了困难；PCM 的一致性也不好，使用寿命较差；MRAM 则需要在功耗与速度之间去平衡，容易受到磁场干扰，成本比较高。
摩尔定律的孩子们已经长大成人：
- 巴塞罗那把 370 美元的垃圾桶更换为 5000 美元的垃圾桶以后，预计十年时间可以为该市节省 40 亿美元。
- 太阳能光电板在阿里巴巴上只需要 0.5 美元。
- 加速度计的价格从 2007 年 3 美元降低到了 2014 年的 0.54 美元。
- 未来十年，物联网市场发展将用到 1 万亿颗传感器，当然物联网产品的功耗要求会非常高。
要达到下一次 100 倍性能的提升，我们需要把这些技术与产品整合在一起，将三维堆叠芯片的层间处理优化，设计新型的互连通信技术，采用新型的封装结构。
总而言之：
- 摩尔定律在变慢，短期内没有灵丹妙药来使其恢复以往的速度。
- 摩尔定律变慢成为在晶圆工厂、EDA 工具、工艺集成、器件及电路方面进行技术投资的机会，因为整个半导体产业链都需要优化。
- Dennard 缩放定律在晶体管与连线（wire）两方面都遇到困难。
- 系统级芯片（SoC）设计流行催生对于三维堆叠技术与新型存储器的需求，要在电源效率与晶体管利用率之间取得平衡则使异质集成技术被广泛采用。系统级芯片新技术的发展趋势是从系统基准层面来考虑晶体管特性。
- 系统设计向更广领域拓展将替代简单缩减工艺尺寸的摩尔定律，摩尔定律速度放慢为半导体产业发生巨变带来了机会，新系统的出现使摩尔定律的子定律纷纷成熟，例如传感器与 MEMS，系统设计要求必须理解并指引基础技术的发展。
最后，Greg 告诉大家，“我认为，在系统层面，现在说摩尔定律要退休还早，先等我退休以后（2029 年左右），再来谈这个问题吧。”
