Supplyframe Supplyframe XQ Datasheet5 芯耀 Findchips 与非AI
关注我们
设计助手
电子硬件助手 电子硬件助手
元器件查询 元器件查询

加入星计划，您可以享受以下权益：

  • 创作内容快速变现
  • 行业影响力扩散
  • 作品版权保护
  • 300W+ 专业用户
  • 1.5W+ 优质创作者
  • 5000+ 长期合作伙伴
立即加入

布局布线

加入交流群
扫码加入
获取工程师必备礼包
参与热点资讯讨论
类型
新鲜 热门

文章

查看更多
  • 芯片物理设计中memory沟道预留宽度计算方法
    在芯片数字后端物理设计中，Memory阵列间布线沟道宽度是Floorplan阶段的核心难题，需综合考虑布线需求、工艺规则、电源完整性、信号质量等因素进行优化。沟道宽度设计的核心逻辑为按需预留、余量兜底、规则合规，计算公式为：Channel Width = (有效待布线引脚数 / 可用垂直布线层数 / Track利用率) × 金属层Pitch + 冗余布线间距。设计还需匹配金属层特性，并满足DRC合规性、工艺DFM要求及供电完整性。完整设计流程应采用“预估算-布局验证-迭代优化”模式，以实现布线、时序、功耗、面积的最优平衡。
    916
    06/01 11:35
    芯片设计 布局布线
    芯片物理设计中memory沟道预留宽度计算方法
  • 芯片后端布局布线常见DRC问题及完整解决方案
    本文总结了多个电子设计中的绕线DRC问题及其解决方案，包括多引脚单元、DTCD单元、饼状绕线区域、高密度模块、子模块对齐、memory模块、接口处、AI Floorplan等场景下的具体问题和应对策略。
    1038
    05/27 10:50
    电子设计 布局布线
    芯片后端布局布线常见DRC问题及完整解决方案
  • 布局布线各阶段出现时序gap的原因？
    在芯片设计过程中，不同阶段的时序模型差异会导致时序gap。主要因素包括：Place → CTS：理想时钟假设 vs 实际时钟树引入额外延迟；时序模型从严。CTS → Route：虚拟布线 vs 实际布线增加真实RC；拥塞、DRC、SI影响；时序分析更全面。少数情况：CTS/Route工具优化有效，实际RC优于估计。
    1162
    04/09 11:21
    芯片设计 PCB布局布线
  • 去耦电容（3）- 电容该如何布局布线？
    本文介绍了电容在电源去耦中的重要作用及其选择原则，详细讲解了如何合理布置去耦电容以达到最佳去耦效果。文章通过实例展示了电容放置位置的不同对去耦效果的影响，并提供了具体的电路设计建议。
    3648
    01/26 15:16
    去耦电容 布局布线
  • RF射频信号布局布线全攻略：让你的设计一次成功！
    在射频电路设计中，布局布线直接决定了产品性能。一个好的设计不仅能减少干扰，还能提升稳定性。今天，我将带你了解射频 PCB 设计的核心要点，让你的产品从画板阶段就赢在起跑线！
    4791
    2025/10/04
    电路设计 射频信号
    RF射频信号布局布线全攻略：让你的设计一次成功！

课程

查看更多
热门企业 换一换
相关标签