EDA三大巨头和国产40多家EDA企业分享！

这篇文章专门说一说EDA以及相关公司情况。很多时候大家都会忽略EDA公司，尤其是在新思科技、楷登电子、西门子 EDA 三大巨头下，国产公司很难被大家熟知，这几天正在看一篇关于【EDA 行业深度研究报告】，我提炼出一些重要信息分享出来。

电子设计自动化（EDA）作为芯片设计不可或缺的基础工具，虽然只占全球半导体产业约 2.5%的份额，却构成了整个数字经济的底层支撑。随着先进制程演进、设计复杂度飙升及 AI、汽车电子等新兴需求的驱动，EDA 的核心价值日益凸显，其市场地位正从“辅助工具”迈向“核心资产”。当前全球市场高度集中，由新思科技、楷登电子、西门子 EDA 三大巨头主导，其领先地位通过长期战略性并购不断巩固。

与此同时，AI 与 EDA 的深度融合正加速设计效率的变革，中国 EDA 产业在国产替代迫切性与政策支持下快速成长，不过面临着技术生态碎片化、高端人才短缺等挑战。

EDA 是芯片设计基础工具，位于集成电路产业链上游支撑地位

EDA（Electronic Design Automation）是电子系统设计自动化的核心技术。EDA 是集成电路领域上游基础工具，利用计算机辅助设计完成超大规模集成电路芯片设计、制造、仿真、封装、测试等全流程各个环节的工具链的总称，在半导体行业内被称为―芯片之母。

EDA 工具是算法密集型的大型工业软件系统，融合了图形学、计算数学、微电子学、拓扑逻辑学、材料学以及人工智能等多学科的算法技术，广泛应用于机械、电子、通信、航空航天等领域。

产业链上游包括技术服务（电路分析、布局分析、IP 授权）、软件工具（EDA 设计软件）、硬件设备（刻蚀机、涂胶显影机、CVD、PVD、离子注入机、探针机等）、材料（硅片、掩膜版、特种电子气体、化学试剂、抛光材料等）；

产业链中游涵盖集成电路设计、制造和封装测试环节，通过设计、仿真、加工工艺优化和封装测试提升芯片良率；

产业链下游是主要是芯片应用的领域，包含工业产品（机器人、工控设备、汽车电子、生物医药、航空航天）、消费电子产品（可穿戴设备、无人机、人工智能、智能家居、电源）、计算机相关设备（CPU、GPU、存储、显示、网络设备）、通信周边产品（卫星、基站、手机、线缆）等。

EDA 工具覆盖芯片制造全流程，与 IP 相辅相成构筑技术壁垒

EDA 贯穿芯片设计与制造全流程，直接决定芯片设计效率、生产成本、性能表现等。EDA 工具根据芯片设计制造环节及应用场景可以分为：设计类、制造类与其它类型；根据设计对象不同，可以分为数字芯片设计工具、模拟及混合芯片设计工具、射频电路设计工具、晶圆制造工具、仿真工具以及封装设计工具等。

EDA 在芯片设计制造中全流程覆盖。完整的芯片设计到制造的流程主要包括芯片设计和芯片制造（前道晶圆制造工艺、后道封装测试）环节；在设计阶段，通过 EDA 等仿真工具可以降低流片成本；在制造阶段，依赖器件建模工具保障实现工艺。

IP 与 EDA 相辅相成，可以缩短芯片设计周期、简化芯片设计复杂度。IP 即 IP 核（IPCore），是一段具有特定电路功能的硬件描述语言程序，是指在集成电路设计中那些已验证的、可重复利用的、具有某种确定功能的、具有自主知识产权功能的设计模块，可以大幅减少芯片在设计过程中的工作量，缩短设计周期，提高芯片设计的成功率，用 EDA 设计可以按需求直接使用具备相关功能 IP，不用再重新设计IP 研发流程经历可以分为研发计划、设计实现、调试验证、产品化四个阶段。IP 按照产品分类主要可以分为处理器 IP、有线和无线接口 IP、模拟 IP、存储 IP、物理和基础 IP，以及安全和 AI 加速等 IP 产品。

EDA市场格局

全球 EDA 仍然被新思科技、楷登电子、西门子三巨头垄断，整体分为三大梯队。 Synopsys（新思科技）、Cadence（楷登电子）、Siemens EDA（西门子 EDA）三大巨头呈现高度集中的格局，占据 74%市场份额，其产品成熟度较高且具备全流程工具国产，是 EDA 行业第一梯队。

国产 EDA 厂商进入第二梯队，位于第二梯队的 EDA 企业拥有部分领域的全流程 EDA 工具，并且在细分局部领域有绝对优势，如 Keysight Technologies（是德科技）在电磁仿真和射频领域、华大九天在 FPD 面板领域具备一定优势。整个第二梯队中，除了 Ansys 于 2024 年被新思科技收购，PCB 设计软件公司 Altium 于 2024 年 8 月被日本萨瑞电子收购，其余跻身第二梯队有是德科技、ZUKEN（日本 EDA 厂商，专注于 PCB/IC 封装设计工具）、SILVACO（主要提供 TCAD工艺仿真、Spice 参数提取及电路验证工具）、PDF Solutions（良率管理软件以及故障检测系统）以及国产 EDA 厂商华大九天、概伦电子。

第三梯队公司聚焦点工具，国内厂商较多。第三梯队的公司主要聚焦在一些特定领域的点工具，目前难以形成全流程的 EDA 工具链，整体规模以及产品的完整度、成熟度与前两大梯队存在明显差距，第三梯队公司的数量也是最多的，很多国内厂商如广立微、芯华章、合见工软、鸿芯微纳、芯和半导体、国国微芯等都在特定的点工具有自己独特的优势，有一些公司也在筹划上市，当然这个梯队中还可以分出不同的档次。

EDA 与 AI 结合提升效率

AI 与 EDA 天然双向赋能，AI 赋能 EDA 工具提升精度与效率，EDA 助力 AI 芯片提升性能。AI 技术与 EDA 技术的融合是未来发展趋势，AI 算法可以使 EDA 工具在芯片设计过程中能够更加智能化处理高复杂度数据，可以通过优化布局布线、加速仿真验证等环节，显著提高设计效率和质量。此外 EDA技术也在为 AI 芯片的设计提供强大支持，通过提供高精度、高效率的设计方案，推动 AI 芯片在算力、能效比等方面实现突破，AI 与 EDA 形成双向赋能关系，伴随从 7nm 到 3nm 先进制程设计成本指数级增长，后摩尔时代系统级设计如 Chiplet、3D IC、异构集成催生 AI+EDA 新需求。

新思科技 EDA+AI 探索历程

纵观新思科技的 EDA+AI 探索历程，可以发现每次人工智能领域发生重大、划时代的事件，都会对EDA 的 AI 化应用产生较强的催化作用。

新思科技已形成全栈式 AI 驱动型 EDA 解决方案 Synopsys.ai，主要包括 GenAI、优化设计与验证、数据分析几类产品。

DSO.ai：业界首款用于芯片设计的自主人工智能应用。新思科技于 2020 年初推出了 Synopsys DSO.ai（设计空间优化 AI），DSO.ai 是业界首款用于芯片设计的自主人工智能（AI）应用，它在芯片设计的超大解决方案空间中搜索优化目标，利用强化学习来改善功耗、性能和面积。

简单来说，DSO.ai 不需要模拟所有可能的芯片布局和绕线方式，而是利用人工智能来评估架构选择、功率和性能目标等所有组合，然后模拟不同的布局，在短时间内找到符合预期性能、功率、面积和成本（PPA）组合的布局。

相较传统的物理设计空间探索，DSO.ai 会自动搜索庞大的潜在物理设计解空间，以获得最佳布局，节约时间并且一般会得到性能更高、功耗更低和空间更少的解。

DSO.ai 为代表的 AI 产品为客户与新思科技均带来了显著的经济效益。新思科技的 DSO.ai 将优化的重任从传统的依赖于手动扫描转移到依赖于大量计算来自动识别设计空间潜在解，这也就意味着 DSO.ai可更快地实现或超越 PPA 设计目标，且需要的工程师更少。DSO.ai 有效地为多个行业多个领域的客户提升了设计效率，显著优化了设计结果。

根据新思科技自己的预测，AI 赋能后，有望将 2023-2028 年 EDA 的 TAM 市场规模年复合增速提升约 2%，即 AI 在 EDA 领域的货币化将进一步扩张 EDA 市场规模。

2025 年 12 月 1 日，英伟达宣布 20 亿美金认购新思科技股票，宣布达成一项里程碑式的多年战略合作。此次合作旨在将英伟达的 GPU 加速计算平台与Synopsys 业界领先的电子设计自动化(EDA)和半导体 IP 产品组合相融合，从而显著加快芯片设计周期、大幅降低功耗，并助力下一代人工智能、汽车和高性能计算芯片的研发。Synopsys 推出了一款名为―Synopsys.ai Copilot‖的全新 AI 驱动型 EDA 套件，该套件基于 NVIDIA 的 BlueField-3DPU 和GraceCPU 构建。

Cadence 在 AI 方面的布局

Cadence 凭借其领先的代理式 AI 工具，始终走在技术创新前沿。这些解决方案将系统级芯片的设计周期缩短数月，使工程师能够快速创建高性能、高效的设计。Cadence 致力于重塑半导体行业格局，将 AI 融入多个设计领域，助力资深专家和初级工程师加速创新，提升设计效率。具体来看：先进的代理式 AI 平台：利用 Cadence Cerebrus ® AI Studio、Verisium Platform、Virtuoso Studio、Allegro X AI 和 Optimality Intelligence System Explorer。

缩短设计周期：拥抱 AI 辅助工作流程显著缩短上市时间。

提高生产力：赋能初级工程师掌握先进工具以应对复杂的设计挑战。

优化性能：在确保质量的前提下，降低功耗并缩小尺寸。

全面的 AI 集成：跨各种平台无缝运行，包括验证、设计与分析。

Cadence Cerebrus ®AI Studio：显著提升 PPA 和生产力。Cadence Cerebrus ®AI Studio 是一个专为系统级芯片（SoC）设计实现而打造的代理式 AI 设计平台，它是业界首款多模块、多用户芯片设计工具，融合先进的 AI 技术与智能工作流，优化拥有数十亿实例且极其复杂的分层 SoC 设计。该平台支持单一工程师并行设计多个模块，实现了大规模并行处理，显著提升工程师人均 SoC 设计产出。该工具可将芯片交付周期缩短 5 倍到 10 倍，显著提升性能、功耗和面积（PPA）表现，同时实现设计效率的指数级跃升。

西门子大小模型协同应用

通过“大模型＋小模型”技术的集成应用，形成互补优势，贯穿芯片设计制造全流程。大模型依托海量数据处理能力，承担―全局决策角色，可基于芯片功能需求快速匹配工艺节点与 IP 组合，缩短方案规划时间；小模型聚焦细分环节―精准执行‖，在仿真验证、布局布线等场景中优化算法，例如减少时序收敛迭代次数、降低寄生参数提取的计算资源消耗，二者协同提升设计效率。

目前西门子 EDA 已落地该模式，打造了跨工具平台——EDA AI System。该系统整合了西门子内部数据、示例、知识库及客户授权的数据，打破传统 EDA 流程中的数据孤岛，实现跨功能协同，为大型语言模型提供坚实支撑。在此基础上，各产品线进一步开发出具备 AI 能力的软件，显著提升设计效率与质量。

此外，系统还引入 Agentic AI，可智能提示操作，为工程师提供更高效、更智能的支持

EDA 国产替代必要性

国产 EDA 的繁荣与隐忧：高增长下的碎片化困局与整合挑战

近年来，中国 EDA 产业在政策扶持、国产替代需求激增以及下游芯片设计产业快速发展的多重驱动下，呈现出显著高于全球平均水平的增长态势。2022 年至 2024 年，中国 EDA 市场规模的复合年增长率（CAGR）达到 10.55%，明显高于同期全球 EDA 市场 7.84%的增速，反映出国内半导体产业链对设计工具自主可控的迫切需求和强劲投入。

然而，高速增长的背后仍难掩结构性失衡：尽管本土企业数量迅速增加，市场活跃度提升，但国际三大EDA 巨头——Synopsys、Cadence 和 Siemens EDA 凭借其覆盖芯片设计全流程的完整工具链、与先进制程代工厂深度绑定的工艺生态系统，以及数十年积累的技术壁垒，依然牢牢掌控中国高端 EDA 市场的主导地位。截至 2024 年，这三家企业合计在中国市场的份额仍超过 70%，繁荣表象下隐藏着核心技术受制于人的深层隐忧。

国产 EDA 叠加国产替代逻辑，成长弹性进一步放大

国产 EDA 市场在先进制程领域存在显著的进口依赖和代际差。中国 EDA 市场存在显著的进口依赖问题，其中 5nm 以下的先进制程海外产品市场渗透率高达 90%，高端芯片设计工具几乎完全依赖进口。

当前成熟的国产 EDA 工具可以支撑到 14nm，部分工具可以达到 5-7nm（需要与后端应用磨合），国产 EDA 目前先进制程方面存在代际差。

伴随外部环境的持续变化，EDA 领域的自主可控需求愈发迫切。自 2018 年 4 月中兴通讯受到美国商务部出口禁令冲击后，该领域的技术管制呈现出步步紧逼的态势：2019 年 4 月，华为被列入实体清单，三大 EDA 巨头随即暂停对相关企业的软件更新与技术支持；2022 年 8 月，美国首次将 GAAFET 架构

EDA 工具纳入管制清单，瞄准先进制程设计环节；2024 年 12 月，美方新增四大 ECCN 分类，覆盖计算光刻、多重曝光等制造辅助工具；截至 2025 年 5 月，美国商务部工业与安全局（BIS）进一步限制多家 EDA 公司向中国提供软件工具，管制范围与深度持续扩大。