芯耀
与非AI
563
一个不太被谈论的环节
半导体行业的聚光灯，长期打在前道光刻、先进制程、HBM 这些关键词上。但把视线往后挪一步，会看到一个同样关键、却很少被公众讨论的环节——封装阶段的磨划。
晶圆从出厂到变成可以上板的芯片，中间必须经历背面减薄、划片切割这两道工序。听起来简单，做起来却是另一回事：硅、碳化硅、砷化镓、钽酸锂、氮化铝陶瓷……每一类材料的硬度、脆性、热导率都不一样，一刀切下去，正面崩缺多少、背面崩缺多少、切割道能做多窄、良率能不能稳住——这些都是封装厂每天要面对的真问题。
而在这一环节里，真正决定成败的耗材，是划片刀。
划片刀为什么难做
很多人对划片刀的认知停留在“金刚石砂轮片”层面。实际上，半导体划片刀是一个高度参数化的系统工程。以江苏卓进半导体的轮毂型晶圆划片刀（DRHC 系列）为例，其选型矩阵涵盖磨粒种类、金刚石颗粒大小、集中度、粘合剂型号、刀刃露出量、切割槽宽等多个维度 。
这种参数密度不是炫技，而是因为不同晶圆的切割需求差异极大：
超窄切割道硅芯片：刀片可用刃宽被压缩，刀片越薄刚性越差，高速旋转下极易偏摆、断刀，且切割道易出现波浪形弯曲；
碳化硅背银芯片：SiC 莫氏硬度 9.2 - 9.5，仅次于金刚石，金刚石磨粒“硬磨硬”极速钝化脱落；同时背银层（Ti/Ni/Ag 多层金属）与 SiC 力学特性差异大，一刀切下极易在界面产生分层或背面崩缺；
钽酸锂/铌酸锂：钽酸锂与铌酸锂属典型非中心对称压电晶体，硬脆特性显著，受外力冲击极易产生应力裂纹；铌酸锂还具有热释电效应，温升会导致表面瞬间积聚高电压引发静电损伤，热膨胀各向异性产生的热冲击应力可直接导致裂纹扩展；
双层键合厚芯片：双层或多层键合厚芯片总厚度可达 920μm 甚至更厚，层间异质材料（硅、介电层、金属互联、键合铜柱）力学性能差异大，常规划切应力会引发层间开裂与内部线路微裂纹，是四类材料中对低应力切割要求最严苛的场景。
划片刀的门槛，不在于把金刚石粘上去，而在于针对每种材料、每台设备、每个工艺窗口，都能给出准确的参数组合，并在量产中保持一致性。这正是过去多年日本企业DISCO、东京精密（TSK）占据绝对主导的原因——他们卖的不只是刀片，而是经过数十年积累的know-how。
国产替代的真实进度
行业数据值得留意：2025 年全球半导体晶圆划片刀市场销售额约 4.65 亿美元，预计 2032 年增至 6.89 亿美元，复合增长率 5.8%。市场在稳步扩容，而供给端长期由日系厂商把持。
但变化正在发生。国产划片刀对标的，不是一句口号，而是从刀片的物理属性到选型、调试、管控的整个系统工程。以卓进半导体为例，几个细节值得行业关注：
第一，系统供应能力。封装厂过去要分别从不同供应商采购划片刀、研磨轮、磨刀板，再自己摸索工艺参数。卓进的做法是把划片刀、磨刀板做成一套耗材体系，同时配备 DISCO DFD 6362/6340、DAD 3240 等同款划片机做客户环境模拟——这意味着选型不是“试一试”，而是“先验证再出货”。
第二，全材料覆盖。其磨划加工服务覆盖硅晶圆（ESD、TVD、MOS、IGBT、IC）、化合物半导体（碳化硅、钽酸锂/铌酸锂、砷化镓、氮化镓、磷化铟）以及 QFN/DFN、陶瓷基板、玻璃、石英等，几乎涵盖成熟制程封装的全部主流材料。
第三，从耗材延伸到加工。自 2023 年起，卓进建立了专业磨划加工产线，双轴全自动划片机、激光开槽机、背面减薄机、镀膜机，减薄可做到最低 70μm、TTV±3μm——这个精度放在成熟制程里，已经能接住大部分封装客户和 IC 设计公司的 MPW 需求。
成熟制程的逻辑
为什么强调“成熟制程”？因为先进制程和成熟制程对磨划的要求，并非简单的高低之分，而是不同的成本结构。
先进制程追求极限线宽，成熟制程追求的是良率稳定 + 成本可控 + 交付可靠。一家功率器件厂每月切几万片 IGBT，它最在意的不是某一片切得多漂亮，而是这批刀片寿命能不能覆盖多少片、崩边波动有多大、换刀频率能不能降下来。卓进半导体之所以强调“一码到底”的全流程溯源和全检机制，本质上是回应这一诉求——成熟制程的竞争，比拼的是过程一致性，而非单点峰值。
从这个角度看，国产磨划耗材的国产替代，不是“能不能做出来”的问题，而是“能不能稳定地做出来、稳定地交付、稳定地适配客户工艺”。
写在最后
半导体国产替代的叙事，常常聚焦于“卡脖子”设备。但封装磨划这一环的国产化，同样关乎成本自主和供应安全。它不性感，却足够关键——每一片芯片在走向终端之前，都要先过这一道刀锋。
当一家公司既做刀、还做加工服务，并且把验证前置到出货前，国产磨划耗材的成熟度，或许已经超出了很多人的印象。
