布局布线_布局布线资讯

芯片物理设计中memory沟道预留宽度计算方法

在芯片数字后端物理设计中，Memory阵列间布线沟道宽度是Floorplan阶段的核心难题，需综合考虑布线需求、工艺规则、电源完整性、信号质量等因素进行优化。沟道宽度设计的核心逻辑为按需预留、余量兜底、规则合规，计算公式为：Channel Width = (有效待布线引脚数 / 可用垂直布线层数 / Track利用率) × 金属层Pitch + 冗余布线间距。设计还需匹配金属层特性，并满足DRC合规性、工艺DFM要求及供电完整性。完整设计流程应采用“预估算-布局验证-迭代优化”模式，以实现布线、时序、功耗、面积的最优平衡。

志芯

915

06/01 11:35

芯片设计布局布线

芯片后端布局布线常见DRC问题及完整解决方案

本文总结了多个电子设计中的绕线DRC问题及其解决方案，包括多引脚单元、DTCD单元、饼状绕线区域、高密度模块、子模块对齐、memory模块、接口处、AI Floorplan等场景下的具体问题和应对策略。

志芯

1037

05/27 10:50

电子设计布局布线

布局布线各阶段出现时序gap的原因？

在芯片设计过程中，不同阶段的时序模型差异会导致时序gap。主要因素包括：Place → CTS：理想时钟假设 vs 实际时钟树引入额外延迟；时序模型从严。CTS → Route：虚拟布线 vs 实际布线增加真实RC；拥塞、DRC、SI影响；时序分析更全面。少数情况：CTS/Route工具优化有效，实际RC优于估计。

志芯

1160

04/09 11:21

芯片设计 PCB布局布线

去耦电容（3）- 电容该如何布局布线？

本文介绍了电容在电源去耦中的重要作用及其选择原则，详细讲解了如何合理布置去耦电容以达到最佳去耦效果。文章通过实例展示了电容放置位置的不同对去耦效果的影响，并提供了具体的电路设计建议。

荣湃半导体

3643

01/26 15:16

去耦电容布局布线

RF射频信号布局布线全攻略：让你的设计一次成功！

在射频电路设计中，布局布线直接决定了产品性能。一个好的设计不仅能减少干扰，还能提升稳定性。今天，我将带你了解射频 PCB 设计的核心要点，让你的产品从画板阶段就赢在起跑线！

凡亿教育

4795

2025/10/04

电路设计射频信号

「PCB高手笔记」DDR模块设计避坑指南，一文搞懂关键布局走线要点！

RK3588 DDR 控制器接口支持 JEDEC SDRAM 标准接口，原理电路16位数据信号如图8-1所示，地址、控制信号如图8-2所示，电源信号如图8-3所示。电路控制器有如下特点：

凡亿教育

3785

2025/04/24

电路设计 DDR

如何理解芯片设计中的后端布局布线

后端布局布线（Place and Route，PR）是集成电路设计中的一个重要环节，它主要涉及如何在硅片上合理地安排电路元器件的位置，并通过布线将这些元器件连接起来，以确保芯片能够正确地工作。这个过程是芯片设计的最后阶段之一，它将前端的逻辑设计转化为物理实现。

老虎说芯

2622

2025/03/12

芯片设计 PCB布局布线

布局布线工具INNOVUS使用心得之Floorplan

包括shape 和re-shape 、 cell density map 、pin density map 、timing map 、timing chart 、highlight timing path 、clock structure map、highlight module、Fin-Fet grid check等。

志芯

2.7万

2024/09/28

布局布线 innovus

干货丨电源设计器件布局和布线要点

在电源设计中，精心的布局和布线对于能否实现出色设计至关重要，要为尺寸、精度、效率留出足够空间，以避免在生产中出现问题。我们可以利用多年的测试经验，以及布局工程师具备的专业知识，最终完成电路板生产。

亚德诺半导体

612

2024/09/20

电源设计布局布线