“韬（τ）定律”重构系统效率，新版麒麟芯片秋季亮相

5月25日，华为公司董事、半导体业务部总裁何庭波在电气电子工程师学会（IEEE）国际电路与系统研讨会（ISCAS 2026）上正式发表“韬（τ）定律”。这不仅为中国半导体突破技术封锁提供了全新方案，也标志着中国首次在全球半导体领域提出了指导产业发展的新原则。

什么是“韬（τ）定律”？

“韬定律”提出以“时间（τ）缩微”替代“几何缩微”，作为半导体与电子系统演进的新指导原则。其目标是以系统性降低时间常数τ为核心，通过逻辑折叠（Logic Folding）等创新技术，持续压缩芯片内部的信号传播时延，从而不断提升晶体管密度，实现半导体与电子系统的持续演进。

据介绍，“韬定律”构建了贯穿器件、电路、芯片到系统层面的多层级协同优化体系。

对华为来说，在先进光刻受限的情况下，继续沿着传统路线追赶将非常困难。因此，华为必须寻找更多系统级替代路径，比如三维集成、先进封装、存储靠近计算、光互连、统一系统总线等。

此外，芯片制程的研发已经跟不上产业发展的速度。

一是传统“摩尔定律”已撞上物理与经济的双重高墙。过去半个多世纪，芯片行业一直依靠把晶体管越做越小（即“几何缩微”）来提升性能。但随着工艺逼近原子级别，而且先进制程的建厂与研发成本已呈指数级飙升，单纯靠缩小尺寸来换取性能红利的传统路径已经难以为继。

二是当前人工智能、高性能计算等领域对算力的需求正在呈指数级攀升。传统的物理缩微速度不仅逐渐放缓，更远远跟不上这种爆炸式的产业需求。

三是“韬定律”提供了“换道超车”的全新突围思路。它跳出了拘泥于物理尺寸的单一维度，创造性地提出以“时间缩微”替代“几何缩微”。通过逻辑折叠等技术优化芯片内部的“交通系统”，让信号跑得更快，从而在不依赖最顶尖光刻设备的前提下，通过系统级创新实现顶级芯片的性能。

何庭波介绍，“韬定律”构建了贯穿器件、电路、芯片到系统层面的多层级协同优化体系。基于该定律，华为过去六年已成功设计并量产了381款芯片。

此外，今年秋季，华为将发布新的麒麟手机芯片，完整采用逻辑折叠技术，大幅提升相关性能。预计到2031年，基于该定律的高端芯片晶体管密度将达到1.4纳米制程的同等水平。

从目前的进展和布局来看，“韬（τ）定律”已经具备了迈向商业成功的坚实基础，进入了实质性的落地和验证阶段。

据华为披露，在过去6年的实践中，华为已经基于该定律成功设计并量产了381款芯片，有可能覆盖通信基站、服务器、物联网等多个行业。这充分证明了该路径在工程上是可行的，并且已经具备了成熟的商业化应用能力。

市场认可是商业成功的关键。2026年秋季，华为将正式发布全新的麒麟手机芯片。这款芯片将完整采用“逻辑折叠”技术，是“韬定律”在高端消费电子领域的首次全面落地。如果这款芯片能在性能、能效上实现预期的“阶跃式提升”并获得市场好评，将是对“韬定律”商业价值最强有力的背书。

笔者认为，从商业逻辑上看，“韬定律”为行业提供了一个极具性价比的解题思路：在后摩尔时代，以“时间（τ）缩微”替代“几何缩微”，降低极致的物理研发制程成本。

2026年主流芯片制程在2nm~5nm之间，而华为通过韬（τ）定律将在2031年，基于“韬定律”的高端芯片，其晶体管密度将达到1.4纳米制程的同等水平。这意味着，即便不依赖最顶尖的制造工艺，也能通过设计创新达到顶级芯片的性能表现，这在全球半导体市场中具有极强的商业竞争力。

首先需要明确：芯片制程问题不是华为一家企业所面临的困境，即使是芯片巨头也面临着摩尔定律放缓、AI数据中心功耗暴涨、研发成本飙升等问题，而华为提出的韬（τ）定律虽然是一种新思路，但同样面临两大挑战。

一方面是EDA工具链。未来如果要把多层堆叠芯片当成一个连续整体来设计，就需要新的3D原生工具链，而目前EDA工具主要是为二维芯片设计服务，需要突破设计工具的限制。

另一方面是能耗问题。从上文可知τ缩放解决的是时间问题，而不是能耗问题。试想，如果设定未来AI集群速度提升5倍，那相应功耗也将提升5倍，因此，τ缩放必须和能耗优化同时推进，如何优化功耗是其必须面临的一大难题。

芯片这条路，没有捷径可走。一项新技术、新路径能否取得最终的、长期的商业成功，还需要接受全球产业链的广泛认可与持续协作。但毫无疑问，在芯片产业发展中，中国方案正在实现商业突围，走向世界。

责编/版式：孙天

审校：梅雅鑫

监制：刘启诚