后摩尔时代的算力突围：从架构创新到系统协同，IC设计业的破局之道

2026年5月27日，无锡国际会议中心，“架构之光——IC设计分论坛”在由未来半导体主办的半导体封装测试暨玻璃基板生态展期间举行。作为本届展会十大专题论坛之一，这场持续近五个小时的技术研讨，汇聚了来自天数智芯、光本位、光羽芯辰、硅芯科技、时擎科技、灵睿智芯、绍芯实验室及和弦产业研究中心等多位产业一线专家，围绕端侧智能、光电混合架构、大模型芯片、RISC-V、存储体系、光互连以及EDA协同等热点方向展开深入探讨。

在AI算力需求持续膨胀、先进制程边际收益递减的行业背景下，“架构”正成为芯片设计领域最受关注的关键词。

端侧智能：AI变现的真正锚点

论坛开场，上海天数智芯高级工程师夏广武以《端侧智能推动AI产业变现探讨》为题，提出了一个核心观点：AI投入很大，最终需要靠推理来变现，而端侧是推理落地最直接的场景。

他给出了一个分析框架——人工智能四要素，在传统的算法、数据、算力之外，增加了“场景”。“场景就意味着要落地，要从云端到边端、到端侧，到用户场景里面。”夏广武认为，场景与数据是螺旋式上升的关系，互相提升。

端侧AI的本质不是硬件也不是软件，而是软硬协同的系统概念。从具身智能到工业质检，从AR眼镜到汽车，端侧智能的物理载体正在快速多样化。但夏广武强调，端侧AI要真正推动变现，必须满足几个条件：工具化、易用性、普惠性。他以计算机的发展历程类比——从庞然大物到PC再到手机，只有当技术成为好用的工具，才能真正普及。

在具身智能领域，他具体拆解了“工具化”所需的要素：组件标准化、操作系统收敛、外设接口灵活、材料轻量化、量产能力建设，以及自主智能与协作智能的平衡。“目前机器人的材料还是偏沉，摔倒了怎么办？把地板砸个坑？这些工程问题需要一步步解决。”

韬定律引爆全场：系统视角成为共识

本次论坛上被提及频率最高的词汇，当属华为团队近期发布的“韬定律”。多位演讲嘉宾在主题分享中呼应这一方法论。

光本位高级副总裁姚金鑫在《光电混合架构的工程与产品探索》中，开篇即引用了韬定律的核心观点：物理极限已至，接下来必须从空间和时间上找答案，关键抓手是先进封装、互连和内存。

姚金鑫梳理了台积电、英伟达、博通、康宁等行业巨头在光电合封（CPO）及光互连领域的最新布局。他指出，台积电已在尝试在SoC内部用光波导替代传统电互连；英伟达则在其OFC论文中直接引入了光的interposer；博通以交换机为核心，推进3.5D封装；康宁则将玻璃基板从材料角色升级为功能平台，集成了光波导与通孔技术。

“不管是韬定律的论文，还是这些巨头的实践，大家的思路是一致的——站在系统视角考虑问题，把能用光做的事情用光去做，把电省下来。 ”姚金鑫表示。

端侧大模型芯片：从“为什么”到“什么时候”

上海光羽芯辰高级销售总监潘盛会带来的《端侧大模型AI芯片产业化及应用》，用一组对比数据说明了市场变化：2025年AI手机占整体手机出货量不足40%，而AI PC的渗透率已接近80%。 更关键的变化在于客户心态——去年拜访客户时，大家问的是“为什么要跑到端侧”；今年春节后，问题变成了“你们的芯片什么时候出来”。

这一转变的重要推手是OpenClaw（即“小龙虾”）等智能体技术的兴起。潘盛会认为，端侧AI的三大技术优势——低延迟、高隐私、低功耗——中，真正驱动商业闭环的是高隐私。除此之外，节省token费用也正在成为重要的商业驱动因素。

他介绍了光羽芯辰的技术路线：通过存算一体架构与3D异构集成，解决端侧空间受限、电池容量有限的挑战。公开数据显示，存算一体相比传统架构，能效比可提升5倍，数据带宽提升10倍。在产业生态中，光羽芯辰将自己定位为算力底座层，承载手机、PC、智能座舱等主机厂的芯片需求。

EDA与系统协同：堆叠芯片设计的新范式

珠海硅芯科技创始人兼CEO赵毅的演讲题目是《从架构设计到系统协同，2.5D/3D EDA+重构新范式》。他所在的赛道，正是韬定律落地的关键支撑环节。

赵毅指出，堆叠芯片设计的方法学正从单芯粒的DTCO（设计与工艺协同优化）向多芯粒的STCO（系统与技术协同优化）演进。在2.5D/3D IC设计中，必须实现从Chiplet到Interposer到Package Substrate的跨层级协同设计， 不能再像传统IC那样各环节割裂。

他以一个案例说明协同的价值：某基板设计有3万个net，传统流程布完线再仿真，迭代一次需要近两个月；而边布线边仿真，10天左右即可完成一轮。在3D堆叠场景下，上下Die可能采用不同工艺，设计、仿真、分析必须耦合在一起，否则设计难以收敛。

赵毅还提到了测试环节的特殊性。在多层堆叠系统中，不可能因为单个微小缺陷就丢弃整个集成芯片，因此必须建立全新的DFT（可测试性设计）范式。他本人曾参与IEEE 1838标准的制定，该标准正是针对多Die堆叠场景的测试而设。

LLM推理硬件：内存墙与延迟瓶颈

时擎科技芯片研发副总裁曹英杰以《LLM硬件架构创新探讨》为题，对推理硬件的核心挑战做了系统梳理。

两个核心瓶颈：内存墙与端到端延迟。 2012年至2022年，英伟达GPU算力增长了约80倍，而内存带宽仅增长约17倍，增速比达5:1。与此同时，DRAM密度翻倍周期已从3-6年延长至10年以上。这种剪刀差直接导致了大模型部署中的“内存墙”问题。

曹英杰用一个通俗的“考试答题”类比解释了LLM推理的两个阶段：Prefill阶段（通读资料、记笔记）是计算密集型的，Decode阶段（逐字答题）则是访存密集型的。Decode阶段的Attention和FFN/MOE两个子步骤，对硬件需求也截然不同——Attention与输入相关，内存需求动态变化；FFN的权重则是静态的。

基于这一洞察，业界正在推进Attention-FFN分离架构（AFD）。英伟达已在其Vera Rubin系统中落地这一思路：Rubin GPU负责Prefill和Attention，Groq的LPU机架专门负责FFN/MOE推理。官方数据显示，相比上一代系统，token/watt提升了35倍。

曹英杰透露，时擎科技基于RISC-V+AI的技术底座，正在研发专用于FFN加速的解决方案，计划今年Q3完成原型设计，明年投片。

RISC-V在智能体时代的机遇

上海灵睿智芯副总裁李华庆带来了《智能体时代高性能RISC-V CPU的发展机遇》。他给出了一个关键判断：生成式AI时代是以GPU为中心的计算密集型任务；而智能体时代，因为涉及大量工具调用、数据IO交互，正转变为以CPU为中心的控制密集型和IO密集型计算范式。

根据IDC预测，全球智能体数量将从2025年的2800多万增长到2030年的22亿。摩根士丹利预计，到2030年相关增量市场将达300至600亿美元。

李华庆认为，RISC-V的模块化、可扩展、可定制特性，使其在智能体时代具备独特优势。相比X86和ARM的私有指令集，RISC-V允许设计者根据具体场景有选择地实现指令，从而节省硅片面积、降低静态功耗。更重要的是，它支持在微架构级别与存内计算、光计算等新型计算范式深度融合。

灵睿智芯今年1月发布了高性能RISC-V CPU核P100，SPEC CPU2006性能超过20分/GHz。团队核心成员来自IBM Power服务器研发团队，具备从内核到芯片到系统的全栈能力。

存储与光互连：算力铁三角的两翼

绍芯实验室首席工程师史猛从存储视角切入，指出计算架构的铁三角是逻辑芯片、存储与互连。当前，SRAM、DRAM、Flash三者各有优劣：SRAM最快但容量极小且昂贵，DRAM中等，Flash容量大但速度慢。大模型推理将三者全部拉爆——HBM供不应求、价格飙升，Flash虽慢但量大环保。

史猛判断，DRAM和Flash至少20年内不会被取代，但新型存储（铁电、相变、电阻式等）正在成为“调味剂”，通过3D堆叠与逻辑芯片集成，在特定场景发挥价值。台积电已开始在后端工艺中将DRAM倒置生长在逻辑电路上，大幅提升带宽。

和弦产业研究中心资深分析师唐蕊则从光互连角度，梳理了AI算力驱动下的架构演进。她指出，互连网厂商的资本开支从2023年下半年开始一路暴涨，英伟达GTC上展示的算力芯片需求仍有翻倍空间，对应光互连需求也将同步提升。

目前光互连正从机柜间连接向柜内连接拓展，未来还将延伸至数据中心之间。在技术路线上，可插拔光模块、CPO（光电共封装）、LPO（线性可插拔）、NPO（近封装光学）、XPO等方案并存，各有优劣。唐蕊强调：“不见得新东西一定会颠覆原有方案，多种方案长期并存的可能性更大。任何一个新技术想要推广开，带动的是整个产业链，没那么容易。”

圆桌共识：尊重物理、尊重市场、抱团取暖

论坛最后的圆桌讨论环节，七位嘉宾围绕“从架构突破到系统协同与产业落地”展开对话。

几个共识性观点浮现： 一是摩尔定律与韬定律并非对立，而是互补——单点性能的极致优化是系统集成效能的前提；二是要尊重数学和物理的基本约束，尊重行业先例和工程实践；三是应用场景的碎片化决定了没有一款芯片能通吃所有市场，RISC-V的可定制特性、存算一体、光电混合等差异化路线都有生存空间。

多位嘉宾提到英伟达的纵向整合带来的压迫感——从GPU到HGX模组到DGX系统再到NVL72机架，英伟达正在一步步“卖数据中心”。面对这一趋势，国内产业链各环节的“抱团取暖”、系统级协同创新，正在从口号变为必须。

赵毅在总结时指出：“韬定律最有含金量的不是新的方法论，而是381颗芯片的时间积累。把这个放大到整个国产半导体产业链，产生的效应将是恐怖的。”