3D堆叠_3D堆叠是什么意思

国产AI芯片，进击3D堆叠

AI大模型的快速发展带来了存储与带宽的需求激增，而当前的2.5D封装技术面临平面扩展局限，集成密度和互连带宽逼近极限。为此，3D堆叠技术成为提升性能和集成密度的有效途径。国际巨头如AMD、博通和英特尔已经成功将3D堆叠和3.5D封装技术应用于量产，展示了其在提升算力和降低功耗方面的潜力。在国内，紫光集团、清微智能、算苗科技和云天励飞等厂商也积极采用3D堆叠技术，探索通过垂直集成存储单元和计算单元来突破“内存墙”。然而，3D堆叠技术在工程化实施过程中面临着热管理、混合键合工艺、EDA工具支持、测试与可靠性以及供应链等方面的挑战。因此，虽然3D堆叠技术展现出巨大潜力，但仍需克服诸多技术难题才能真正实现大规模量产。

半导体产业纵横

1784

07/05 15:24

AI芯片 3D堆叠

三星GAA垂直架构：全球首个42nm栅极间距3D堆叠晶体管问世

三星展示了栅极间距为42纳米的三维堆叠场效应晶体管（3D Stacked FETs），获得VLSI研讨会高评分并被评为最佳论文。此技术采用三层堆叠的纳米片通道，垂直堆叠n型和p型FET，显著提升集成密度，为未来逻辑和SRAM技术铺路。

赵元闯

926

06/29 13:08

场效应晶体管 3D堆叠

从“韬（τ）定律”到异构集成时代的新工具链，国产EDA前沿布局的特色发展路径

近期，半导体产业界围绕“τ定律”（韬定律）展开热议。与摩尔定律聚焦晶体管密度每18个月翻倍不同，τ定律更强调在系统层面通过时间维度的微缩——即芯片内数据传输与处理的时间延迟优化——来持续提升整体性能。而实现这一目标的关键路径之一，正是2.5D、3D等先进封装技术。通过将不同工艺、不同功能的芯粒（Chiplet）在垂直或水平方向紧密集成，芯片可以在不依赖极致制程微缩的情况下，获得更高的带宽、更低的延

高扬

1500

06/02 13:13

eda 先进封装

先进封装重新定义摩尔定律 -Intel 揭秘 3D 堆叠与Super Stack如何延续摩尔定律？

Intel院士发布《先进封装：重新定义摩尔定律》，强调先进封装是延续摩尔定律的关键路径，并详细阐述了2.5D EMIB、3D Foveros、混合键合、玻璃基板、cKGD测试等关键技术及其面临的量产痛点。报告指出，供电、散热、工艺、量测、测试生态必须同步革新，才能推动先进封装从实验室走向大规模量产。

芯科技圈

2052

06/01 19:31

先进封装 3D堆叠

3D芯片堆叠封装技术详解微凸块与混合键合工艺对比

3D芯片堆叠技术通过垂直堆叠多层芯片并互连，突破传统2D集成电路的局限。封装阶段的3D堆叠方案受到重视，尤其是混合键合技术的应用，减少了底部填充的需求，提高了散热效率。然而，混合键合对微尘颗粒物敏感，且对晶圆减薄工艺提出了更高的TTV和翘曲控制要求。此外，3D架构下的热传递成为物理瓶颈，需要更高效的散热解决方案。

芯片工艺技术

3659

05/27 10:53

堆叠技术 3D堆叠

3D堆叠

文章