SiC JFET_SiC JFET是什么意思

详解Cascode SiC JFET在LLC拓扑中的应用：硬件实测与验证

本文介绍了在无负载 LLC 变换器硬件平台上测试 Cascode SiC JFET 的应用及其性能表现。通过调节电感值和开关电流，展示了不同条件下的开关电流、dv/dt 和总功率损耗的变化。在外接缓冲电容（Cds）的情况下，即使在较高的开关电流下，系统仍保持良好的死区时间和开关特性。研究发现，合理配置缓冲电容可以有效控制关断 dv/dt，优化总损耗，提高系统效率和稳定性。

安森美半导体

41

刚刚

LLC SiC JFET

摆脱工艺“玄学”，国产SiC JFET走出鸡肋困境

平湖实验室发布750V沟槽型SiC JFET器件，通过浅沟槽自对准注入工艺解决了传统工艺的制程耦合难题，提升了器件参数一致性与量产可行性，使其具备工程实用价值。这一技术突破有助于固态断路器克服长期导通与偶尔断开的矛盾，提高可靠性，降低系统维护成本。

碳化硅内参

377

07/20 16:37

SiC SiC CJFET

详解Cascode SiC JFET在LLC拓扑中的应用：死区时间控制及损耗优化方法

安森美发布了一份关于共源共栅碳化硅结型场效应晶体管（CJFET）在LLC谐振变换器中的应用手册。手册详细介绍了如何使用外部Cds降低功率损耗，同时解决了因外部Cds引入的死区时间延长问题。此外，还探讨了如何通过RC或纯电容缓冲电路限制高电流关断工况下的dv/dt，从而进一步降低开关损耗。

安森美半导体

178

07/15 08:35

场效应晶体管 SiC CJFET

详解Cascode SiC JFET在LLC中的应用：优势与dv/dt 控制

共源共栅碳化硅结型场效应晶体管（CJFET）因其高耐压、低导通损耗和高速开关等特点，在LLC谐振变换器中有广泛应用前景。然而，其关断时较高的电压变化率（dv/dt）可能导致电压过冲、EMI等问题，尤其是在高电流工况下。本文提出了一种通过在器件两端并联电容缓冲电路（C-snubber）来控制dv/dt的方法，从而降低开关损耗。实验结果表明，这种策略在大电流LLC设计中能够有效提升系统效率。此外，文章还探讨了外部Cds对死区时间和dv/dt的影响，为实际应用提供了指导。

安森美半导体

309

07/08 09:35

LLC SiC CJFET

迈向AI供电800V时代：安森美以SiC JFET方案加速高压电源转换升级

AI推动半导体电源变革，数据中心向解耦式架构转型，高压中间总线转换器（HV IBC）成为关键环节。预计到2031年市场规模达11亿美元，其中800V转48V模块贡献约6亿美元。传统GaN方案面临导通电阻随温升增加的问题，安森美推出SiC JFET方案，具有低导通电阻、高开关速度和更好的温度稳定性，适用于HV IBC应用，实现更高功率密度和能效比。

安森美半导体

700

07/05 14:38

SiC 高压电源