芯耀
7865
刚接触国外机构或大厂的分析报告时，是否对一些专业术语一知半解，芯科技圈特地汇总常见英语词汇解释如下。熟悉这些高频词汇，就如同有了一份半导体领域的“核心词汇表”。它们能帮助你更流畅地阅读报告、更准确地理解技术细节、更高效地捕捉行业动态。
希望这份梳理对你有帮助！
市场Market
Fabless
无晶圆厂模式，指只从事芯片设计和销售，制造交由代工厂完成的公司运营模式。
Foundry
晶圆代工厂，专门为其他设计公司制造芯片的工厂，如台积电(TSMC)。
集成器件制造商，指覆盖芯片设计、制造、封装测试全流程的公司，如英特尔(Intel)
Region 区域，地区
Supply Chain
供应链，指产品从原材料到最终成品所涉及的全流程网络。
Market Share
市场份额，某企业产品或服务的销售量在市场同类中所占的比重。
Growth Rate
增长率，用于衡量市场规模、公司营收等指标的增长速度。
Forecast
预测，对市场未来规模、技术发展方向等的预估。
R&D
研发，企业为开发新技术、新产品而进行的科研活动。
IP
知识产权，指专利、版权、商标等无形的智力成果权。
Yield
Sales Revenue销售额
Trend 趋势
Demand 需求
Landscape 形势，常与市场/供应链搭配，指半导体市场/供应链的整体发展态势和市场概况
Shipment 常指出货量，也指装运, 载货量, 装货
CAGR 复合年增长率，这是衡量投资回报率或市场增长的常用指标
YoY Growth 同比增长
QoQ Growth 环比增长
Revenue 营业收入,营收
Market Size 市场规模
Swing 波动，如形容半导体供应链波动
Market Dynamics 市场动态
Investment 投资
Capital Expenditure, Capex 资本支出
Capacity Expansion 产能扩张
Inventory Levels 库存水平
Trade Tensions 贸易紧张
Data Center 数据中心
Cloud Computing 云计算
Smartphones 智能手机
Automotive Electronics 汽车电子
Consumer Electronics 消费电子
Outlook 展望，前景，同Scenario，如Market Scenario for 2026 （2026年市场前景）
Increase 增加，增长，Decrease/Decline/Fall/Reduce 减少，降低
材料Material
Semiconductor
半导体 如硅(Si)、锗(Ge)
Wafer
晶圆 制造芯片的基底
Die / Chip
芯片 晶圆上单个的集成电路或分立器件
Dopant
掺杂物 改变半导体导电性的元素
III-V / II-VI Compound
III-V / II-VI 族化合物 如GaAs（砷化镓）、SiC（碳化硅）
Silicon Carbide (SiC)
碳化硅 宽禁带半导体，用于高温、高功率应用
Gallium Nitride (GaN)
氮化镓 宽禁带半导体，用于高功率、高频应用
Wafer
晶圆，制造芯片所用的硅晶圆片，是芯片的基底。
Silicon
硅，制造半导体器件和集成电路的最主要材料。
GaAs
Photoresist
光刻胶，光刻工艺中的关键感光材料，用于将电路图形转移到晶圆上。
CVD
化学气相沉积，一种通过气相化学反应在晶圆表面沉积薄膜的工艺。
PVD
物理气相沉积，一种通过物理方法（如溅射）在晶圆表面沉积薄膜的工艺。
ALD
原子层沉积，一种可逐层精确控制薄膜厚度和成分的沉积技术。
Doping
掺杂，向半导体本征材料中引入杂质以改变其电学特性的工艺
工艺Process
Lithography
光刻，利用光将掩模版上的图形精确复制到晶圆表面的关键工艺。
Etching
刻蚀，将未被光刻胶保护的晶圆表面材料去除，形成电路图形的工艺。
Deposition
沉积，在晶圆表面生长或覆盖各种材料薄膜的工艺总称。
Ion Implantation
离子注入，通过高能离子轰击将特定杂质掺入半导体表层的工艺。
Oxidation
氧化，在硅晶圆表面生成二氧化硅绝缘层的工艺。
Annealing
退火，通过加热处理晶圆以修复晶格损伤或激活掺杂原子的工艺。
CMP
化学机械抛光，通过化学腐蚀和机械研磨使晶圆表面全局平坦化的工艺。
Diffusion
扩散，在高温下使杂质原子由晶圆表面向内部移动形成PN结的工艺
封装
Packaging
封装，将制造好的晶粒（Die）固定、连接、包装保护成独立芯片的工艺。
Wire Bonding
引线键合，用金属细线连接芯片焊盘和封装管脚的传统互联技术。
Flip Chip
倒装芯片，将芯片正面有源区面对基板直接通过凸点连接的先进封装技术。
BGA
球栅阵列封装，底部以阵列式焊球为引出端的封装形式，具有高密度互联特性。
SiP
系统级封装，将多个不同功能的芯片（如处理器、存储器）集成于同一封装内。
SoC
片上系统，将系统的主要功能模块集成在单个芯片上的技术。
Test
测试，检验芯片功能和性能是否达到设计规格的过程。
3D Package
3D封装 在封装体内堆叠和连接两个以上芯片
Chip Scale Package (CSP)
芯片级封装 封装尺寸与芯片尺寸相当
Substrate
衬底 封装中用于承载芯片的基板
设备Equipment
WFE
Wafer Fab Equipment 晶圆厂设备/晶圆制造设备
ATE
自动测试设备，用于对芯片进行自动化功能和参数测试的仪器。
Stepper
步进光刻机，通过分步重复曝光将图形转移到整个晶圆上的光刻设备。
Scanner
扫描光刻机，通过扫描曝光方式工作的先进光刻设备，具有更高分辨率和产能。
Etch Tool
刻蚀设备，用于执行干法或湿法刻蚀工艺的设备。
Deposition Tool
沉积设备，用于执行CVD、PVD、ALD等薄膜沉积工艺的设备总称。
Implanter
离子注入机，用于执行离子注入工艺的设备。
Probe Station
探针台，用于晶圆级测试，通过探针与芯片焊盘接触进行电学测量。
Clean Room
洁净室，对空气中的微粒、有害空气、细菌等污染物高度控制的制造环境。
Mask
掩模版，承载集成电路设计图形的母版，光刻时其图形被投影到晶圆上
技术与展望technology and Output
Roadmap 路标，路线图，常指技术路线
HPC
高性能计算，指通常由超级计算机或计算集群完成的尖端大规模计算。
Advanced Packaging
先进封装，如2.5D/3D IC、Fan-Out等提升系统集成度与性能的封装技术。
Heterogeneous Integration
异构集成，将不同工艺、功能、甚至材料的芯片模块集成在一起的技术趋势。
Disruptive Technology
颠覆性技术，指可能改变行业格局的突破性创新（如GAA晶体管、CFET）。
Emerging Technology
新兴技术，指处于发展早期但具有巨大潜力的技术领域（如量子计算、硅光子学）。
Moore's Law
摩尔定律，戈登·摩尔提出，预测集成电路上可容纳的晶体管数目约每两年增加一倍
More than Moore
超越摩尔定律，指不再仅追求尺寸微缩，而是通过系统级创新（如先进封装、异构集成）提升芯片性能与功能。
互补金属氧化物半导体
鳍式场效应晶体管。一种3D晶体管结构，栅极包裹着凸起的鳍状沟道，增强栅控能力，有效抑制短沟道效应和漏电。
GAA (或 GAAFET)
全环绕栅极晶体管。栅极从四面包围沟道（如纳米片），比FinFET更强的栅控能力，是FinFET之后进一步微缩的关键技术。3nm、2nm等更先进逻辑工艺节点。
ASIC
Application-Specific Integrated Circuit专用集成电路。为特定应用或功能定制设计的芯片，性能、功耗、面积针对性强，但设计制造成本高、周期长。
Field-Programmable Gate Array现场可编程门阵列。一种半定制电路，用户可通过编程配置其内部逻辑功能，灵活性高，但成本、功耗通常高于ASIC。
Extreme Ultraviolet Lithography极紫外光刻。使用波长13.5nm的极紫外光进行光刻，是延续摩尔定律、实现先进工艺微缩的关键曝光技术。7nm及以下工艺节点的关键层光刻。
Node (e.g., 3nm, 5nm)
Process Node工艺节点。最初指晶体管的物理尺寸（如栅极长度），现在更多是表示代际技术的商业名称，反映密度、性能、功耗的改进。
MPR
Manufacturing Process Rule (或 Multi-Patterning Rule)制造工艺规则 或 多重曝光规则。为确保先进工艺下图形的可制造性而制定的更严格的物理规则，或特指与多重曝光技术相关的设计规则。
